数据分配装置、信号处理装置及其数据分配方法制造方法及图纸

本发明专利技术提供一种数据分配装置、信号处理装置及其数据分配方法。数据分配装置中的控制单元根据生存期分析，判断实数快速傅立叶转换输出数据中的单周期输出数据是否在实数快速傅立叶转换输出数据当中具有最长的存储时间，其中存储时间是实数快速傅立叶转换输出数据存储在存储单元中的时间。控制单元将具有最长的存储时间的单周期输出数据输入至存储单元中的第一存储单元，并将不具有最长的存储时间的单周期输出数据依序输入至存储单元中的第二存储单元。第一存储单元在存储单元中排列在最后，且第二存储单元排列在第一存储单元之前。可提高实数快速傅立叶转换中输出排序的重整效率及运算效率，并减低其复杂度。

【技术实现步骤摘要】

本专利技术涉及一种数据分配方法，尤其涉及一种用于对实数快速傅立叶转换(Real-valuedFastFouriertransform；以下简称RFFT)输出数据的数据分配装置、信号处理装置及其数据分配方法。
技术介绍
快速傅立叶转换(FastFouriertransform；以下简称FFT)已被广泛地应用于各种实数信号处理技术中，例如，人工耳蜗(cochlearimplant；以下简称CI)、助听器及癫痫抑制等生医信号处理。在前述应用范例中，由于对信号的要求皆为实数，因此需要通过例如是复数快速傅立叶转换(ComplexFastFouriertransform；以下简称CFFT)运算方法来实现实数傅立叶转换。而为了提升运算效率及减轻硬件成本，诸如管线式(pipeline)架构等其他特定的算法还被提出，藉以改进CFFT运算方法。由于运算FFT输出的振幅，通常需要实部(realpart)数据及对应的虚部(imaginarypart)数据两者皆产生后才能进行运算，因此当仅有实部数据或虚部数据产生时，需要先将其存储并等待相对应的虚部数据或实部数据产生。在现有的信号处理装置中，用于存储实部数据或虚部数据的存储单元(例如，寄存器(register)、缓冲器(buffer)等)的数量通常会设计成与FFT的运算点数相同。然而，前述设计架构恐耗费硬件制作成本且运作效率较低。
技术实现思路
本专利技术提供一种数据分配装置、信号处理装置及其数据分配方法，其可提高实数快速傅立叶转换中输出排序的重整效率及运算效率，并减低其复杂度。本专利技术提供一种数据分配方法，适用于信号处理装置，且此方法包括下列步骤。提供依序排列的多个存储单元。取得实数快速傅立叶转换(Real-valuedFastFouriertransform；以下简称RFFT)输出数据中的单周期输出数据。根据生存期分析，判断单周期输出数据是否在RFFT输出数据当中具有最长的存储时间，其中此存储时间是RFFT输出数据存储在存储单元中的时间。将具有最长的存储时间的单周期输出数据输入至存储单元中的第一存储单元，其中第一存储单元在存储单元中排列在最后。将不具有最长的存储时间的单周期输出数据依序输入至存储单元中的第二存储单元，其中第二存储单元排列在第一存储单元之前。本专利技术提供一种数据分配装置，此数据分配装置包括存储单元及控制单元。各存储单元依序排列。控制单元耦接各存储单元，分别传送控制信号至各存储单元以控制存储单元。控制单元取得RFFT输出数据中的单周期输出数据。控制单元根据生存期分析，判断RFFT输出数据中的单周期输出数据是否在RFFT输出数据当中具有最长的存储时间，其中存储时间是RFFT输出数据存储在存储单元中的时间。控制单元将具有最长的存储时间的单周期输出数据输入至存储单元中的第一存储单元，并将不具有最长的存储时间的单周期输出数据依序输入至存储单元中的第二存储单元。第一存储单元在存储单元中排列在最后，且第二存储单元排列在第一存储单元之前。本专利技术提供一种信号处理装置，此信号处理装置包括RFFT运算模块、存储单元及控制单元。RFFT运算模块用以输出RFFT输出数据。各存储单元依序排列。控制单元耦接各存储单元，分别传送控制信号至各存储单元以控制存储单元。RFFT运算模块输出RFFT输出数据中的单周期输出数据。控制单元根据生存期分析，判断RFFT输出数据中的单周期输出数据是否在RFFT输出数据当中具有最长的存储时间，其中存储时间是RFFT输出数据存储在存储单元中的时间。控制单元将具有最长的存储时间的单周期输出数据输入至存储单元中的第一存储单元，并将不具有最长的存储时间的单周期输出数据依序输入至存储单元中的第二存储单元。第一存储单元在存储单元中排列在最后，且第二存储单元排列在第一存储单元之前。基于上述，本专利技术实施例所提出的数据分配装置、信号处理装置及其数据分配方法，其根据生存期分析，依序判断RFFT输出信号是否会在存储单元中存储最长的存储时间，并将具有最长存储时间的RFFT输出信号输入至排序在最后的存储单元，且将不具有最长存储时间的RFFT输出信号依序输入至最后的存储单元之前。据此，本专利技术实施例可提供较低复杂度的控制方法来达到RFFT输出信号的数据分配，进而提升运作效率。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。附图说明图1是依据本专利技术一实施例的信号处理装置的电路方块图；图2A～图2F是运算模块的架构范例示意图；图3是依据图2A的架构的生存期表；图4是存储单元的电路方块图范例；图5是依据本专利技术一实施例说明一种数据分配方法的流程图。附图标记说明：100：信号处理装置；110：实数快速傅立叶转换运算模块；150：数据分配装置；151：存储单元；151_1～151_6：第二存储单元；151_7、151_8：第一存储单元；155：控制单元；211、212、213：蝴蝶运算模块；214：相位旋转器；215：开关单元；216、217、218：乘法器；219：置换器；IN1、IN2：输入端；OUT1～OUT4：输出端；S1～S6：运算阶段；S510～S590：步骤。具体实施方式在多种实数快速傅立叶运算的架构(例如，两倍并行(twoparallel)RFFT架构等)中，在一个时钟周期内并不会将所有的输出数据同时输出，因此需要通过存储单元(例如，寄存器、缓冲器等)将一个时钟周期输出的部分输出数据暂存。而为了提升RFFT输出数据在存储单元中的排序效率及降低信号处理装置的复杂度，本专利技术实施例根据生存期分析，判断部分输出数据会存储于存储单元中的存储时间，并将具有最长存储时间的部分输出数据直接输入至排序在最后的存储单元，而其余的输出数据则依序输入至排序在这些后端存储单元前方的存储单元。以下提出符合本专利技术的精神的多个实施例，应用本实施例者可依其需求而对这些实施例进行适度调整，而不仅限于下述描述中的内容。图1是依据本专利技术一实施例的信号处理装置的电路方块图。请参照图1，信号处理装置100包括实数快速傅立叶转换(RFFT)运算模块110及数据分配装置150。信号处理装置100可应用于人工电子耳、脑波监控装置、神经信号分析仪等电子装置，本专利技术不限制其应用方式。依据不同设计需求，实数快速傅立叶转换(RFFT)运算模块110可包括(但不仅限于)处理单元(例如，中央处理器、微处理器等)、存储单元(例如，寄存器、缓冲器等)、加法器、多路复用器、乘法器等硬件元件、模块或单元。在本专利技术实施例中，RFFT运算模块110用以输出RFFT输出数据(或输出值)。举例而言，图2A～图2F是文献[1]所提出产生RFFT输出数据的RFFT运算模块110的架构范例。(文献[1]：M.Garrido,K.K.ParhiandJ.Grajal,“ApipelineFFTarchitectureforReal-ValuedSignals,”IEEETrans.CircuitsSyst.-IReg.Papers,Vol.56，No.12，2009年12月)请先参照图2A，RFFT运算模块110可包括蝴蝶(Butterfly)运算模块211、212、213、相位旋转器214、开关单元21本文档来自技高网...

【技术保护点】
一种数据分配方法，其特征在于，适用于信号处理装置，所述方法包括：提供依序排列的多个存储单元；取得多个实数快速傅立叶转换输出数据中的多个单周期输出数据；根据生存期分析，判断所述多个单周期输出数据是否在该些实数快速傅立叶转换输出数据当中具有最长的存储时间，其中所述存储时间是该些实数快速傅立叶转换输出数据存储在该些存储单元中的时间；将具有最长的所述存储时间的该些单周期输出数据输入至该些存储单元中的多个第一存储单元，其中该些第一存储单元在该些存储单元中排列在最后；以及将不具有最长的所述存储时间的该些单周期输出数据依序输入至该些存储单元中的多个第二存储单元，其中该些第二存储单元排列在该些第一存储单元之前。

【技术特征摘要】
1.一种数据分配方法，其特征在于，适用于信号处理装置，所述方法包括：提供依序排列的多个存储单元；取得多个实数快速傅立叶转换输出数据中的多个单周期输出数据；根据生存期分析，判断所述多个单周期输出数据是否在该些实数快速傅立叶转换输出数据当中具有最长的存储时间，其中所述存储时间是该些实数快速傅立叶转换输出数据存储在该些存储单元中的时间；将具有最长的所述存储时间的该些单周期输出数据输入至该些存储单元中的多个第一存储单元，其中该些第一存储单元在该些存储单元中排列在最后；以及将不具有最长的所述存储时间的该些单周期输出数据依序输入至该些存储单元中的多个第二存储单元，其中该些第二存储单元排列在该些第一存储单元之前。2.根据权利要求1所述的数据分配方法，其特征在于，将不具有最长的所述存储时间的该些单周期输出数据依序输入至所述多个存储单元中的多个第二存储单元的步骤包括：将所述多个第二存储单元中的第i个第二存储单元中所述多个实数快速傅立叶转换输出数据其中之一输出至第i+N个第二存储单元，其中所述第i+N个第二存储单元耦接于所述第i个第二存储单元，N为所述多个单周期输出数据的数量，且i介于1至所述多个第二存储单元的数量除以N所得的商数之间；以及将取得的所述多个单周期输出数据分别输入至第1个第二存储单元至第N个第二存储单元。3.根据权利要求1所述的数据分配方法，其特征在于，还包括：判断所述多个存储单元中是否存在复数数据，其中所述复数数据包括所述多个实数快速傅立叶转换输出数据中的多个实部数据其中之一及对应的多个虚部数据其中之一；以及将所述复数数据自所述多个存储单元中输出。4.根据权利要求3所述的数据分配方法，其特征在于，将所述多个单周
\t期输出数据输入至所述多个存储单元中的所述多个第一存储单元的步骤之后，还包括：若所述第一存储单元中的所述多个实数快速傅立叶转换输出数据不为所述复数数据，则将所述第一存储单元中的所述多个实数快速傅立叶转换输出数据继续存储于所述第一存储单元中。5.一种数据分配装置，其特征在于，包括：多个存储单元，其中各所述多个存储单元依序排列；以及控制单元，耦接各所述多个存储单元，分别传送多个控制信号至各所述多个存储单元以控制所述多个存储单元，其中所述控制单元取得所述多个实数快速傅立叶转换输出数据中的多个单周期输出数据，根据生存期分析，判断所述多个实数快速傅立叶转换输出数据中的多个单周期输出数据是否在所述多个实数快速傅立叶转换输出数据当中具有最长的存储时间，其中所述存储时间是所述多个实数快速傅立叶转换输出数据存储在所述多个存储单元中的时间，将具有最长的所述存储时间的所述多个单周期输出数据输入至所述多个存储单元中的多个第一存储单元，并将不具有最长的所述存储时间的所述多个单周期输出数据依序输入至所述多个存储单元中的多个第二...

【专利技术属性】
技术研发人员：杨家骧，刘浩皿，林咏仁，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：中国台湾;71