互补金属氧化物半导体影像感测单元及其制造方法技术

一种互补金属氧化物半导体影像感测单元及其制造方法。所述影像感测单元包括感光二极管、转移栅、重置栅、源极随耦栅、转移栅与重置栅之间的浮漏极区、以及PIP型电容器，其中PIP型电容器的复晶硅下电极与浮漏极区和源极随耦栅电连接，而兼作为浮漏极区和源极随耦栅之间的内连线。所述制造方法包括：在浮漏极区和源极随耦栅上形成接触窗，然后形成PIP型电容器，其复晶硅下电极与各接触窗连接。

【技术实现步骤摘要】

本专利技术涉及一种影像感测单元，特别是涉及一种互补金属氧化物半导体(CMOS)影像感测单元，以及其制造方法。
技术介绍
常见的CMOS影像感测单元包含感光二极管(photodiode，PD)、转移栅(transfer gate)、重置栅(reset gate)、源极随耦栅(source follower gate)，及转移栅与重置栅之间的浮漏极区(floating drain region，FD)等，其中浮漏极区与源极随耦栅经由金属内连线电性导通。在操作时，接收了光信号的感光二极管所产生的电荷经由转移栅所控制的通道流到浮漏极区，进而影响到与浮漏极区电性导通的源极随耦栅所控制的通道的电流的大小，如此即可得知光信号强度。然而，由于感光二极管全区的电容量(CPD)大于浮漏极区的电容量(CFD)，因此在转移晶体管导通的周期中，感光二极管中所产生的电荷将难以完全转移至浮漏极区。如此当转移晶体管关闭后，感光二极管中仍留有电荷，而导致影像滞后(image lag)。如此将限制影像感测的动态范围(dynamic range)。现有解决此问题的方式是加上与浮漏极区耦接的金属/绝缘层/金属(MIM)型电容器，以增大浮漏极区的电容量，但如此一来将占用额外的面积，而降低了填充因数(fill factor)。此外，传统结构中，其浮漏极区与源极随耦栅之间的电流信号传导会流过内连线中的金属与硅的异质接面。此异质接面所存在的漏电流容易造成影像感测时的暗电流(dark current)，进而形成信号感测时的噪声(noise)。
技术实现思路
本专利技术的目的在于提供一种CMOS影像感测单元，其可在不降低填充
因数的情况下增大动态范围，同时也可以减小暗电流。本专利技术并提供此种CMOS影像感测单元的制造方法。为达上述目的，本专利技术的CMOS影像感测单元包括感光二极管、转移栅、重置栅、浮漏极区、源极随耦栅及复晶硅/绝缘层/复晶硅(PIP)型电容器。其中，感光二极管在一半导体基底中，转移栅在感光二极管旁的半导体基底上，重置栅在半导体基底上，浮漏极区在转移栅与重置栅之间的半导体基底中，源极随耦栅在半导体基底上，且PIP型电容器的复晶硅下电极与浮漏极区和源极随耦栅电连接，而兼作为浮漏极区和源极随耦栅之间的内连线。在上述CMOS影像感测单元的一实施例中，复晶硅下电极通过不同的复晶硅接触窗分别与浮漏极区和源极随耦栅电连接。本专利技术的CMOS影像感测单元的制造方法包括以下步骤。首先提供一半导体基底，其上已形成有转移栅、重置栅及源极随耦栅，且其中已形成有感光二极管及浮漏极区，前述转移栅位于感光二极管旁，且浮漏极区位于转移栅与重置栅之间。接着在浮漏极区和源极随耦栅上形成多个接触窗，然后形成PIP型电容器，其复晶硅下电极与该些接触窗连接，而兼作为浮漏极区和源极随耦栅之间的内连线。在上述制造方法的一实施例中，在浮漏极区和源极随耦栅上形成接触窗以及形成PIP型电容器的步骤包括以下所述者。首先于半导体基底上形成绝缘层，再于浮漏极区和源极随耦栅上方绝缘层中形成多个接触窗开口。接着形成第一复晶硅层，其同时填入了前述接触窗开口而形成该些接触窗，然后于第一复晶硅层上依序形成一介电层与第二复晶硅层。接着图案化第二复晶硅层、介电层及第一复晶硅层，以形成上述PIP型电容器。在上述CMOS影像感测单元或其制造方法的一实施例中，半导体基底的材质为掺杂单晶硅，且转移栅、重置栅及源极随耦栅的材质为掺杂复晶硅。在上述CMOS影像感测单元或其制造方法的一实施例中，转移栅位于感光二极管的第一侧边的半导体基底上，且源极随耦栅位于感光二极管的第二侧边的半导体基底上。在上述CMOS影像感测单元或其制造方法的一实施例中，在感光二极管上的半导体基底中还配置或形成有一针扎层。由于本专利技术以PIP型电容器的下电极兼作为浮漏极区和源极随耦栅之间
的内连线，即利用现有技术中原本内连线所占面积来形成与浮漏极区耦接的PIP型电容器，故可在不降低填充因数的情况下增大浮漏极区的电容量以及动态范围。同时，当复晶硅下电极/内连线通过复晶硅接触窗与浮漏极区和源极随耦栅电连接、浮漏极区所在的半导体基底的材质为掺杂单晶硅，且源极随耦栅等栅极的材质为掺杂复晶硅时，硅与硅之间的同质接面更有助于减小暗电流。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合所附的附图作详细说明如下。附图说明图1～图5为本专利技术一实施方式的影像感测单元的制造方法的剖视图，其中图5为该实施方式的影像感测单元的剖视图；图6为该实施方式的影像感测单元的一例示的布局(layout)的示意图。符号说明10：半导体基底12：隔离层14a：转移栅14b：重置栅14c：源极随耦栅14d：列选择栅16：栅介电层20：感光二极管22：针扎层24：浮漏极区26、42：绝缘层28a、28b：接触窗开口30、34：复晶硅层30a、30b：接触窗30c：复晶硅下电极32、32a：介电层34a：复晶硅上电极36、44：图案化光致抗蚀剂层40：PIP型电容器46a、46b：接触窗开口48a、48b、48c、48d：金属接触窗49：第一金属内连线50：主动区52：其他源/漏极区具体实施方式以下将通过实施方式来说明本专利技术，但本专利技术的范围不限于此。例如，虽然本实施方式是以含转移栅、重置栅、源极随耦栅及列选择栅(row select gate，RS gate)的4晶体管(4T)CMOS影像感测单元来说明，但也可用于
其他型态的CMOS影像感测单元，只要其具有上述感光二极管、转移栅、重置栅、浮漏极区以及源极随耦栅的基本架构即可。图1～图5为本专利技术一实施方式的影像感测单元的制造方法的剖视图，其中图5为该实施方式的影像感测单元的剖视图。请参照图1，首先提供半导体基底10，其材质例如为掺杂单晶硅，导电型态例如为P型。半导体基底10上已形成有隔离层12以定义出主动区，且已形成有转移栅14a、重置栅14b、源极随耦栅14c及列选择栅(图1未绘示，但绘于图6中：14d)。各栅极都以栅介电层16与半导体基底10相隔。栅介电层16的材质例如为氧化硅(silicon dioxide)、氮化硅(silicon nitride)、氧化硅-氮化硅-氧化硅(oxide-nitride-oxide)，或其他单层或多层堆叠式的绝缘层等。各栅极的材质例如为掺杂复晶硅。半导体基底10中已形成有感光二极管20及浮漏极区24。感光二极管20及浮漏极区24的导电型态例如为N型，其中感光二极管20为淡掺杂区。前述转移栅14a位于感光二极管20旁，且浮漏极区24位于转移栅14a与重置栅14b之间。感光二极管20上的半导体基底10中还可形成有一针扎层(pinning layer)22，以增加短波长(如蓝光)的响应(response)、提升感光二极管区的电荷量。当感光二极管20的导电型态为N型时，其上针扎层22的导电型态为P型。接着形成覆盖上述结构的绝缘层26，再于浮漏极区24和源极随耦栅14c上方的绝缘层26中形成接触窗开口28a、28b，其中于源极随耦栅14c上的形成接触窗开口28b时可对于源极随耦栅14c有些许地过度蚀刻(over etching)，以确保制作工艺范围(process w本文档来自技高网...

【技术保护点】
一种互补金属氧化物半导体影像感测单元，包括：感光二极管，位于一半导体基底中；转移栅，位于该感光二极管旁的该半导体基底上；重置栅，位于该半导体基底上；浮漏极区，位于该转移栅与重置栅之间的该半导体基底中；源极随耦栅，位于该半导体基底上；以及复晶硅/绝缘层/复晶硅(PIP)型电容器，其复晶硅下电极与该浮漏极区和该源极随耦栅电连接，而兼作为该浮漏极区和该源极随耦栅之间的内连线。

【技术特征摘要】
2015.04.15 TW 1041120601.一种互补金属氧化物半导体影像感测单元，包括：感光二极管，位于一半导体基底中；转移栅，位于该感光二极管旁的该半导体基底上；重置栅，位于该半导体基底上；浮漏极区，位于该转移栅与重置栅之间的该半导体基底中；源极随耦栅，位于该半导体基底上；以及复晶硅/绝缘层/复晶硅(PIP)型电容器，其复晶硅下电极与该浮漏极区和该源极随耦栅电连接，而兼作为该浮漏极区和该源极随耦栅之间的内连线。2.如权利要求1所述的互补金属氧化物半导体影像感测单元，其中该复晶硅下电极通过不同的复晶硅接触窗分别与该浮漏极区和该源极随耦栅电连接。3.如权利要求2所述的互补金属氧化物半导体影像感测单元，其中该半导体基底的材质为掺杂单晶硅，且该转移栅、该重置栅及该源极随耦栅的材质为掺杂复晶硅。4.如权利要求1所述的互补金属氧化物半导体影像感测单元，其中该转移栅位于该感光二极管的第一侧边的该半导体基底上，且该源极随耦栅位于该感光二极管的第二侧边的该半导体基底上。5.如权利要求1所述的互补金属氧化物半导体影像感测单元，其还包括：针扎层，位于该感光二极管上的该半导体基底中。6.一种互补金属氧化物半导体影像感测单元的制造方法，包括：提供一半导体基底，其上已形成有一转移栅、一重置栅及一源极随耦栅，且其中已形成有一感光二极管及一浮漏极...

【专利技术属性】
技术研发人员：钟志平，陈名伟，陈敏慧，何明佑，
申请(专利权)人：力晶科技股份有限公司，
类型：发明
国别省市：中国台湾;71