一种GPS/SINS组合导航系统时间同步方法技术方案

提供一种GPS/SINS组合导航系统时间同步方法，针对GPS/SINS组合导航系统数据融合时，必须保证来自两个子系统的数据时间同步的问题，提供一种GPS/SINS组合导航系统时间同步方法，该方法时间同步精度高，实时性好，可消除不同数据源进行融合时由于时间不同步造成的误差，提高组合导航系统的姿态、速度和位置等状态量的最优估计值。

【技术实现步骤摘要】

本专利技术属组合导航
，具体涉及一种GPS/SINS组合导航系统时间同步方法。
技术介绍
GPS/SINS组合导航系统可以在长时间内提供高精度的导航数据。通过将两种导航系统输出的数据进行数据融合，可以弥补惯性导航误差积累和GPS导航受环境限制的缺点。而在进行数据融合时，必须保证从IMU和GPS接收机接收到的数据在时间上是同步的。所以，解决来自两个不同子系统之间的数据时间同步对于设计GPS/SINS组合导航系统来说非常重要。而GPS和SINS是两个不同的子系统，SINS中IMU有专门的时钟，但在导航过程中由于温度特性等因素的影响，IMU时钟会出现漂移；GPS采用世界协调时UTC时间，并且两者的数据更新频率也不一样，GPS的更新频率通常为1Hz,而SINS的更新频率一般大于20Hz,二者的导航信息在时间上不同步。为了解决二者在时间上的同步问题，一般是通过复杂的硬件电路或高性能的导航计算机来实现，虽然，这种时间同步方法可以得到较高的同步精度，但该方法硬件设计复杂，导致可靠性降低，成本提高，不具有广泛实用性。目前软硬件结合的时间同步方法常采用1PPS脉冲触发CPU中断，获得同步时间差和时标差，然后通过插值处理或多项式拟合，得到在GPS的1PPS时间点上的SINS同步数据。这种采用中断方式获得同步时间和时标差的方法避免了由于SINS频标漂移所引入的误差，比直接递推时标差的精度高，这种方法的缺点是占用较多的CPU时间，而且动态性越大，同步精度越低。中国专利申请200710119971.8所述的一种SDINS/GPS组合导航系统时间同步及同步数据提取方法，以1PPS秒脉冲为基准，生成IMU采样时钟，通过FPGA中的计数器对IMU采样次数进行计数，实现IMU采样与GPS数据的同步。但这两种方法都没有考虑GPS数据通讯延迟时间，限制了同步精度和实时性，因此有必要提出改进。
技术实现思路
本专利技术解决的技术问题：提供一种GPS/SINS组合导航系统时间同步方法，针对GPS/SINS组合导航系统数据融合时，必须保证来自两个子系统的数据时间同步的问题，提供一种GPS/SINS组合导航系统时间同步方法，该方法时间同步精度高，实时性好，可消除不同数据源进行融合时由于时间不同步造成的误差，提高组合导航系统的姿态、速度和位置等状态量的最优估计值。本专利技术采用的技术方案：一种GPS/SINS组合导航系统时间同步方法，包括下述步骤：1)以GPS接收机的1PPS秒脉冲为时间同步基准，以FPGA的系统时钟TB作为时基标准,分频产生IMU采样时钟Ts，通过FPGA中计数器1对IMU采样次数进行计数，实现IMU数据采样与1PPS的同步，即实现IMU与GPS数据同步，其中，采用FPGA器件实现时间同步硬件电路，采用DSP进行软件同步，DSP以外部中断方式通过EMIF接口与FPGA中的双口RAM通信读取IMU采集数据和GPS数据，其中，所述硬件电路由FPGA、DSP、配置电路和时钟发生电路组成；2)每次IMU数据采样完毕，将采样计数值以及IMU数据存入FPGA双口RAM固定地址中，并产生中断信号1到DSP，DSP响应外部中断，通过EMIF接口读取当前时刻IMU数据包；3)利用FPGA中的计数器2采集GPS串口通讯延迟时间，以系统时钟TB为基频，FPGA接收到1PPS信号的上升沿时触发FPGA计数器2，在FPGA中通过串口接收逻辑接收GPS数据，接收到串口最后一个字节时，计数器2停止计数，保存当前GPS采样数据和计数器2计数值到双口RAM固定地址中，并产生中断信号2到DSP，DSP响应外部中断，通过EMIF接口读取当前时刻GPS数据包；4)基于SINS的输出变化量在短时间内是精确的基本原理，用SINS在通讯延迟时间的变化量外推计算GPS通讯结束时输出值，以同步后SINS解算结果和GPS通讯结束时输出值，作为观测值进行数据融合和相应的校正。上述步骤1)中，以GPS接收机的1PPS秒脉冲为基准，在FPGA内，通过硬件描述语言Verilog HDL分频生成周期为1秒，占空比为50％的周期信号T1s。上述步骤3)中，根据SINS输出频率要求，确定IMU采样时钟周期，当接收到1PPS脉冲信号后，在T1s上升沿时，以FPGA的系统时钟TB作为时基标准,分频产生IMU采样时钟Ts，实现IMU数据采样与1PPS采样时间同步，从而实现IMU数据与GPS数据同步；当未接收到GPS输出的1PPS脉冲时，IMU采样时钟Ts由FPGA的系统时钟TB产生，继续IMU数据采集，在重新接收到GPS的1PPS脉冲时，T1s为正常的周期信号，IMU数据采样时钟Ts在整秒点与GPS脉冲信号1PPS对齐，实现IMU数据采样与1PPS的再次同步，也即实现IMU与GPS数据同步。上述步骤2)中，通过FPGA中计数器1对每一路IMU采样次数进行计数，在T1s整个周期内，通过采样计数器1对Ts上升沿计数，记录每秒内IMU采样次数，计数器1在下一个T1s上升沿时复位，在每完成一次IMU采样时，将IMU采样数据、当前采样计数值存为一个数据包，将该数据包存于FPGA的双口RAM固定地址中，每次采样完成触发中断1到DSP。本专利技术与现有技术相比的优点：1、以GPS接收机的1PPS秒脉冲为时间同步基准，以FPGA的系统时钟TB作为时基标准,分频产生IMU采样时钟Ts，通过FPGA中计数器1对IMU采样次数进行计数，实现IMU数据采样与1PPS的同步；2、GPS数据采用RS232串口通信，存在着时间延迟问题，本方案利用FPGA中的计数器2采集GPS串口通讯延迟时间；3、本方案基于外推法计算GPS通讯结束时输出值，其基本原理是认为SINS的输出变化量在短时间内是精确的，用SINS在通讯延迟时间的变化量外推GPS的输出；4、本方案以硬件同步为基础，软件同步辅助，所用到的硬件环境全部由一片FPGA开发板来实现，所有时间同步功能通过VerilogHDL硬件编程语言，实现IMU数据与GPS数据在整秒时刻同步；软件同步中解决了由于GPS数据串口通信延迟，导致GPS数据输出不精确，限制同步精度的问题。附图说明图1为本专利技术原理框图；图2为本专利技术同步是序图。具体实施方式下面结合附图1、2描述本专利技术的一种实施例：一种GPS/SINS组合导航系统时间同步方法，1)以GPS接收机的1PPS秒脉冲为时间同步基准，以FPGA的系统时钟TB作为时基标准,分频产生IMU采样时钟Ts，通过FPGA中计数器1对IMU采样次数进行计数，实现IMU数据采样与1PPS的同步，即实现IMU与GPS数据同步，具体说，以GPS接收机的1PPS秒脉冲为基准，在FPGA内，通过硬件描述语言Verilog HDL分频生成周期为1秒，占空比为50％的周期信号T1s，其中，采用FPGA器件实现时间同步硬件电路，采用DSP进行软件同步，DSP以外部中断方式通过EMIF接口与FPGA中的双口RAM通信读取IMU采集数据和GPS数据，其中，所述硬件电路由FPGA、DSP、配置电路和时钟发生电路组成；2)每次IMU数据采样完毕，将采样计数值以及IMU数据存入FPGA双口RAM固定地址中，并产生中断信号1到DSP，DSP响应外部中断，通过EMIF接口本文档来自技高网...

【技术保护点】
一种GPS/SINS组合导航系统时间同步方法，其特征在于包括下述步骤：1)以GPS接收机的1PPS秒脉冲为时间同步基准，以FPGA的系统时钟TB作为时基标准,分频产生IMU采样时钟Ts，通过FPGA中计数器1对IMU采样次数进行计数，实现IMU数据采样与1PPS的同步，即实现IMU与GPS数据同步，其中，采用FPGA器件实现时间同步硬件电路，采用DSP进行软件同步，DSP以外部中断方式通过EMIF接口与FPGA中的双口RAM通信读取IMU采集数据和GPS数据，其中，所述硬件电路由FPGA、DSP、配置电路和时钟发生电路组成；2)每次IMU数据采样完毕，将采样计数值以及IMU数据存入FPGA双口RAM固定地址中，并产生中断信号1到DSP，DSP响应外部中断，通过EMIF接口读取当前时刻IMU数据包；3)利用FPGA中的计数器2采集GPS串口通讯延迟时间，以系统时钟TB为基频，FPGA接收到1PPS信号的上升沿时触发FPGA计数器2，在FPGA中通过串口接收逻辑接收GPS数据，接收到串口最后一个字节时，计数器2停止计数，保存当前GPS采样数据和计数器2计数值到双口RAM固定地址中，并产生中断信号2到DSP，DSP响应外部中断，通过EMIF接口读取当前时刻GPS数据包；4)基于SINS的输出变化量在短时间内是精确的基本原理，用SINS在通讯延迟时间的变化量外推计算GPS通讯结束时输出值，以同步后SINS解算结果和GPS通讯结束时输出值，作为观测值进行数据融合和相应的校正。...

【技术特征摘要】
1.一种GPS/SINS组合导航系统时间同步方法，其特征在于包括下述步骤：1)以GPS接收机的1PPS秒脉冲为时间同步基准，以FPGA的系统时钟TB作为时基标准,分频产生IMU采样时钟Ts，通过FPGA中计数器1对IMU采样次数进行计数，实现IMU数据采样与1PPS的同步，即实现IMU与GPS数据同步，其中，采用FPGA器件实现时间同步硬件电路，采用DSP进行软件同步，DSP以外部中断方式通过EMIF接口与FPGA中的双口RAM通信读取IMU采集数据和GPS数据，其中，所述硬件电路由FPGA、DSP、配置电路和时钟发生电路组成；2)每次IMU数据采样完毕，将采样计数值以及IMU数据存入FPGA双口RAM固定地址中，并产生中断信号1到DSP，DSP响应外部中断，通过EMIF接口读取当前时刻IMU数据包；3)利用FPGA中的计数器2采集GPS串口通讯延迟时间，以系统时钟TB为基频，FPGA接收到1PPS信号的上升沿时触发FPGA计数器2，在FPGA中通过串口接收逻辑接收GPS数据，接收到串口最后一个字节时，计数器2停止计数，保存当前GPS采样数据和计数器2计数值到双口RAM固定地址中，并产生中断信号2到DSP，DSP响应外部中断，通过EMIF接口读取当前时刻GPS数据包；4)基于SINS的输出变化量在短时间内是精确的基本原理，用SINS在通讯延迟时间的变化量外推计算GPS通讯结束时输出值，以同步后SINS解算结果和GPS通讯结束时输出值，作为观测值进行数据融合和相应的校正...

【专利技术属性】
技术研发人员：刘玉霞，关维周，王新，张鹏，
申请(专利权)人：陕西宝成航空仪表有限责任公司，
类型：发明
国别省市：陕西;61