输入采样与转换前端电路制造技术

本发明专利技术公开了一种采样与转换前端电路，包括：m个采样电容(CC1～Ccm)、m个比较器，其中：m个采样电容(CC1～Ccm)的底板分别连接输入电压Vin，输出转换结果Q1～Qm；转换结果Q1～Qm分别控制电容(CC1～Ccm)的底板接Vrefp或Vrefn，电容的顶板全部并联得到VE；VE为精分ADC的输入。本发明专利技术实施例的采样与转换前端电路，具有降低孔径误差、减少输入信号负载和优化芯片面积的优点。

【技术实现步骤摘要】

本专利技术涉及模数转换
，尤其涉及一种输入采样与转换前端电路。
技术介绍
随着现代数字系统数据处理速度的不断提升，高性能模数转换器(Analog-DigitalConverter，ADC)的重要性在日益提高。高速高精度ADC通常采用开关电容电路和分步转换结构进行实现，如pipeline,SAR，SubrangeSAR等，并且，为了优化噪声和功耗，将前端的输入采样保持放大器取消掉，让信号直接进入到第一步转换电路。图1是传统的开关电容式模数转换器系统示意框图，其中的粗分ADC和开关电容数模转换器SCDAC，(SwitchedCapacitorDigital-AnalogConverter)构成第一步转换电路，即前端电路。图2是图1中粗分ADC和开关电容DAC构成的前端电路的具体电路实现示意图。输入信号Vin同时由两个部分进行采样，一路是粗分ADC中的采样电容Cc1～Ccm，一路是SCDAC中的采样电容C1～Cm。采样完成后，电路进入粗分A/D转换阶段，粗分ADC中的Cc1～Ccm底板切换到参考电压Vr1～Vrm，比较器触发，得到输出结果Q1～Qm。如图2所示，电路进入D/A转换状态时，输出结果Q1～Qm分别控制SCDAC电容C1～Cm底板接Vrefp或Vrefn，SCADC根据上一步粗分A/D转换结果Q1～Qm得到模拟余差信号VE，并将其作为精分ADC的输入值。但是可以明显看出，在取消前端采样保持放大器，让输入信号直接进入到第一步转换电路后，传统的开关电容式模数转换器前端电路有两个采样路径，为了保证此两路采到的输入信号值一样，需要两个时间常数完全相同且采样时刻无偏移。然而，在实际电路实现中，由于设计、工艺、版图等因素的影响，两个路径之间不可能实现完全的匹配，它们所跟踪采样得到的输入信号值会有偏差，即所谓的孔径误差，这个孔径误差会影响模数转换器的转换精度，超过一定量后甚至会导致转换错误。并且，孔径误差与输入信号频率有关，频率信号频率越高，则误差就越大，故它实际上会限制ADC的输入信号带宽。另外，输入电容也是ADC的一个重要指标，它是ADC呈现给ADC驱动器的负载，代表其被驱动的难易程度，输入电容越大，则越难被驱动，就越难实现宽带性能。如图2所示，传统前端电路的输入电容可表示为即粗分ADC和SCDAC的采样网络均构成输入信号的负载。
技术实现思路
本专利技术的目的旨在至少在一定程度上解决上述的技术问题之一。为此，本专利技术的第一个目的在于提出一种输入采样与转换前端电路，该采样与转换前端电路采用了电容复用，将传统的开关电容式模数转换器前端电路的两个采样路径合并为一个采样路径，具有降低孔径误差、减少输入信号负载和优化芯片面积的优点。为达上述目的，本专利技术第一方面实施例提出了一种输入采样与转换前端电路，包括：m个采样电容(CC1～CCm)、m个比较器，m为正整数，其中：所述m个采样电容(CC1～CCm)的底板分别通过第一时钟相ck1连接输入电压Vin，所述m个采样电容的底板分别通过第二时钟相ck2连接基准电压Vr1～Vrm以及所述m个采样电容的顶板分别连接所述m个比较器的输入端，所述m个比较器的输出端输出得到转换结果Q1～Qm；所述转换结果Q1～Qm分别通过第三时钟相ck3控制对应电容的底板接Vrefp或Vrefn，所述对应电容的顶板通过所述第三时钟相ck3并联得到VE；所述VE作为精分ADC的输入。根据本专利技术实施例的输入采样与转换前端电路，通过m个采样电容(CC1～CCm)的底板分别连接输入电压Vin，输出转换结果Q1～Qm；转换结果Q1～Qm分别控制对应电容的底板接Vrefp或Vrefn，对应电容的顶板全部并联得到VE；VE作为精分ADC的输入。电容(CC1～CCm)复用于粗分ADC和SCDAC，具有降低孔径误差、减少输入信号负载和优化芯片面积的优点。在本专利技术的一个实施例中，所述第一时钟相ck1为高的输入信号采样状态，所述第二时钟相ck2为高的粗分A/D转换状态，所述第三时钟相ck3为高的D/A转换状态和精分A/D转换状态。在本专利技术的一个实施例中，所述粗分ADC比较器的输入差值为所述输入电压Vin与阈值电压Vcm的差值。在本专利技术的一个实施例中，所述m个比较器的输出端输出转换结果Q1～Qm。在本专利技术的一个实施例中，所述第一时钟相ck1下降时所述第二时钟相ck2上升，所述第二时钟相ck2下降时所述第三时钟相ck3上升。在本专利技术的一个实施例中，所述第一时钟相ck1为高电平时，所述电路进入采样状态，所述电路的输入电容为其中，m为所述电路中的电容个数，所述电容底板接输入电压Vin。在本专利技术的一个实施例中，所述第二时钟相ck2为高电平时，所述电路进入粗分A/D转换状态，所述电路的电容底板分别接对应的基准电平，得到转换结果Q1～Qm。在本专利技术的一个实施例中，所述第三时钟相ck3为高电平时，所述电路进入D/A转换状态，所述转换结果Q1～Qm分别控制对应电容的底板接Vrefp或Vrefn，对应电容的顶板全部并联得到VE。本专利技术附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本专利技术的实践了解到。附图说明本专利技术上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中，图1为根据本专利技术一个实施例的传统的开关电容式模数转换器系统示意框图；图2为根据本专利技术一个实施例的粗分ADC和开关电容DAC(SCDAC)构成的前端电路的具体电路实现示意图；图3为根据本专利技术一个实施例的输入采样与转换前端电路图；图4为根据本专利技术一个实施例的输入采样与转换前端电路的控制时序图。具体实施方式下面详细描述本专利技术的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本专利技术，而不能理解为对本专利技术的限制。下面参考附图描述本专利技术实施例的输入采样与转换前端电路。图3为根据本专利技术一个实施例的输入采样与转换前端电路图。图4为根据本专利技术一个实施例的输入采样与转换前端电路的控制时序图。如图3所示，该输入采样与转换前端电路图可以包括：m个采样电容(CC1～CCm)、m个比较器，m为正整数。其中，m个采样电容CC1～CCm的底板分别通过第一时钟相ck1控制的开关连接输入电压Vin，m个采样电容(CC1～CCm)的底板分别通过第二时钟相ck2控制的开关连接基准电压...

【技术保护点】
一种输入采样与转换前端电路，其特征在于，包括：m个采样电容(CC1～Ccm)、m个比较器，m为正整数，其中：所述m个采样电容(CC1～Ccm)的底板分别通过第一时钟相ck1连接输入电压Vin，所述m个采样电容的底板分别通过第二时钟相ck2连接基准电压Vr1～Vrm及所述m个采样电容的顶板分别连接所述m个比较器的输入端，所述m个比较器的输出端输出得到转换结果Q1～Qm；所述转换结果Q1～Qm分别通过第三时钟相ck3控制对应电容的底板接Vrefp或Vrefn，所述对应电容的顶板通过所述第三时钟相ck3并联得到VE；所述VE作为精分ADC的输入。

【技术特征摘要】
1.一种输入采样与转换前端电路，其特征在于，包括：m个采样电容(CC1～Ccm)、m
个比较器，m为正整数，其中：
所述m个采样电容(CC1～Ccm)的底板分别通过第一时钟相ck1连接输入电压Vin，所
述m个采样电容的底板分别通过第二时钟相ck2连接基准电压Vr1～Vrm及所述m个采样电容
的顶板分别连接所述m个比较器的输入端，所述m个比较器的输出端输出得到转换结果
Q1～Qm；
所述转换结果Q1～Qm分别通过第三时钟相ck3控制对应电容的底板接Vrefp或Vrefn，所述
对应电容的顶板通过所述第三时钟相ck3并联得到VE；
所述VE作为精分ADC的输入。
2.如权利要求1所述的输入采样与转换前端电路，其特征在于，所述第一时钟相ck1
为高的输入信号采样状态，所述第二时钟相ck2为高的粗分A/D转换状态，所述第三时钟相
ck3为高的D/A转换状态和精分A/D转换状态。
3.如权利要求1所述的输入采样与转换前端电路，其特征在于，所述粗分ADC比较器
的输入差值为所述输入电压Vin与阈值电...

【专利技术属性】
技术研发人员：李福乐，巨颖，
申请(专利权)人：清华大学，
类型：发明
国别省市：北京;11