显示装置制造方法及图纸

本发明专利技术公开了一种显示装置，具有驱动电路、多条驱动线、多个晶体管开关与读取线。每条驱动线具有第一端与第二端，且每条驱动线的第一端连接于驱动电路。每个晶体管开关具有第一端、第二端与控制端。每个晶体管开关的第一端电性连接于第一电压端，而每个晶体管开关的控制端电性连接于对应的一条驱动线的第二端。读取线电性连接于每个晶体管开关的第二端。

【技术实现步骤摘要】

本专利技术关于一种显示装置，特别关于一种具有导线断线检测能力的显示装置。
技术介绍
显示装置是由源极驱动电路与栅极驱动电路透过源极驱动线(数据线)与栅极驱动线(扫描线)来更新每个像素的亮度，藉以更新画面。然而栅极驱动线与源极驱动线由于制程的关系，往往容易发生断线的问题。并且在制作、运送与使用等任何时间都可能在栅极驱动线或源极驱动线产生有断线的问题。因此，如何在显示装置出厂后仍然能简单、快速地检测其中是否有断线问题是一个待解决的问题。
技术实现思路
鉴于以上问题，本专利技术提出一种显示装置，得以在显示装置出厂后仍能简单地检测其中的各驱动线是否有断线。依据本专利技术一实施例的显示装置，具有驱动电路、多条驱动线、多个晶体管开关与读取线。每条驱动线具有第一端与第二端，且每条驱动线的第一端连接于驱动电路。每个晶体管开关具有第一端、第二端与控制端。每个晶体管开关的第一端电性连接于第一电压端，而每个晶体管开关的控制端电性连接于对应的一条驱动线的第二端。读取线电性连接于每个晶体管开关的第二端。综上所述，本专利技术藉由加入受控于栅极驱动线或源极驱动线的晶体管开关，并藉由对应的电压端所提供的信号，栅极驱动电路或源极驱动电路得以判断是否有任何驱动线有断线的问题。以上的关于本公开内容的说明及以下的实施方式的说明用以示范与解释本专利技术的精神与原理，并且提供本专利技术的专利申请范围更进一步的解释。附图说明图1为依据本专利技术一实施例的显示装置电路架构示意图。图2A为依据本专利技术一实施例的正常的显示装置的信号时序图。图2B为依据本专利技术一实施例的异常的显示装置的信号时序图。图3为依据本专利技术另一实施例的显示装置电路架构示意图。图4A为依据本专利技术一实施例的正常的显示装置的信号时序图。图4B为依据本专利技术一实施例的异常的显示装置的信号时序图。图4C为依据本专利技术一实施例的正常的显示装置的信号时序图。图4D为依据本专利技术一实施例的异常的显示装置的信号时序图。图5为依据本专利技术另一实施例的显示装置电路架构示意图。图6A为依据本专利技术一实施例的正常的显示装置的信号时序图。图6B为依据本专利技术一实施例的异常的显示装置的信号时序图。图7为依据本专利技术另一实施例的显示装置电路架构示意图。图8为依据本专利技术再一实施例的显示装置电路架构示意图。其中，附图标记：1000 显示装置1100 栅极驱动电路1110 电压重置电路1200 源极驱动电路S1～SN 栅极驱动线D1～DM 源极驱动线TS1～TSN 晶体管开关TD1～TDM 晶体管开关READ 读取线V1、V11～V1M 第一电压端PF 画面时间区间P1～PN、PB 时间区间VREAD、VS1～VSN、VD1、VD2 信号具体实施方式以下在实施方式中详细叙述本专利技术的详细特征以及优点，其内容足以使任何本领域的技术人员了解本专利技术的
技术实现思路
并据以实施，且根据本说明书所公开的内容、权利要求保护范围及附图，任何本领域的技术人员可轻易地理解本专利技术相关的目的及优点。以下的实施例进一步详细说明本专利技术的观点，但非以任何观点限制本专利技术的范畴。本专利技术所公开的显示装置中所使用的薄膜晶体管电路架构乃所属
的技术人员得以依据本专利技术下列实施例自由设计。以下本专利技术均以N型薄膜晶体管(N-type thin-film transistor,N-type TFT)为例。请参照图1，其为依据本专利技术一实施例的显示装置电路架构示意图。如图1所示，依据本专利技术一实施例的显示装置1000具有栅极驱动电路1100、源极驱动电路1200、多条栅极驱动线(扫描线)S1～SN、多条源极驱动线(数据线)D1～DM、多个晶体管开关TS1～TSN与读取线READ。每条栅极驱动线具有第一端与第二端，以图1为例，栅极驱动线的第一端为左端(以图1而言，X轴座标较小的一端)，而栅极驱动线的第二端为右端(以图1而言，X轴座标较大的一端)。每条栅极驱动线的第一端连接于栅极驱动电路1100。每个晶体管开关具有第一端、第二端与控制端。每个晶体管开关的第一端电性连接于第一电压端V1，而每个晶体管开关的控制端电性连接于对应的一条栅极驱动线的第二端。读取线READ电性连接于每个晶体管开关的第二端。于本实施例中，虽然读取线READ电性连接至栅极驱动电路1100。然而于其他实施方式中，读取线READ或是被外接至一个信号输出端以便于使用者或检测者进行量测，或是电性连接至源极驱动电路1200，本专利技术并不加以限制。此外，虽然本专利技术中的栅极驱动电路1100与源极驱动电路1200分别于显示装置1000的左侧与下侧，然而所属
的技术人员当能依据本专利技术的精神自行配置驱动电路、驱动线与对应晶体管开关的位置及连接关系，本专利技术并不加以限制。因此，请参照图2A，其为依据本专利技术一实施例的正常的显示装置的信号时序图。如图2A所示，其中信号VS1至信号VSN由栅极驱动电路1100送到栅极驱动线S1～SN的电压，信号V1即为第一电压端V1的电压，信号VREAD则为读取线READ所读取到的电压。于第一时间区间P1至第N时间区间PN，栅极驱动电路1100分别对栅极驱动线S1至栅极驱动线SN提供高准位的脉冲(pulse)，并且于每个时间区间中，第一电压端V1也提供一个高准位脉冲。其中栅极驱动线的脉冲即为垂直同步信号(vertical synchronization signal,V-sync)，而第一电压端V1所提供的脉冲的宽度，举例而言，小于各栅极扫描线上的脉冲(垂直同步信号)的宽度。从而在各个时间区间中，信号VREAD的电压应该如图2A所示，实质同步于第一电压端V1所提供的脉冲。相对的，请参照图2B其为依据本专利技术一实施例的异常的显示装置的信号时序图。图2B所对应的状态是在栅极驱动线S2上有断线，因此于第二时间区间P2中，晶体管开关TS2不会导通，从而信号VREAD与第一电压端V1的信号不同步，从而使用者、栅极驱动电路1100或是源极驱动电路1200得以藉由比较第一电压端V1的信号与信号VREAD而判断是否有栅极驱动线断线以及哪一条栅极驱动线断线。更具体来说，于一实施例中，第一电压端V1电性连接于栅极驱动电路1100，并且第一电压端V1所提供的脉冲实质上是由栅极驱动电路1100所产生。因此，栅极驱动电路1100依据其所产生给第一电压端V1的脉冲与从读取线READ所检测到的信号VREAD，得以直接判断两者是否对应。于本专利技术另一实施例中，请参照图3，其为依据本专利技术另一实施例的显示装置电路架构示意图。相较于图1的显示装置，图3的实施例中，栅极驱动电路1100更具有一个电压读取电路1110，用以读取输入到读取线的讯号V1。从第一时间区间P1开始直到最后一个时间区间PN为止，第一电压端V1均本文档来自技高网...

【技术保护点】
一种显示装置，其特征在于，包含：一驱动电路；N条驱动线，每一该驱动线具有一第一端与一第二端，且每一该驱动线的该第一端连接于该驱动电路，N为大于2的整数；N个晶体管开关，其中第i个晶体管开关包含：一第一端，该第i个晶体管的该第一端电性连接于一第一电压端，i为小于等于N的正整数；一第二端；以及一控制端，电性连接于该N条驱动线中第i条驱动线的该第二端；以及一读取线，电性连接于每一该晶体管开关的该第二端。

【技术特征摘要】
2016.05.13 TW 1051149391.一种显示装置，其特征在于，包含：一驱动电路；N条驱动线，每一该驱动线具有一第一端与一第二端，且每一该驱动线的该第一端连接于该驱动电路，N为大于2的整数；N个晶体管开关，其中第i个晶体管开关包含：一第一端，该第i个晶体管的该第一端电性连接于一第一电压端，i为小于等于N的正整数；一第二端；以及一控制端，电性连接于该N条驱动线中第i条驱动线的该第二端；以及一读取线，电性连接于每一该晶体管开关的该第二端。2.如权利要求1所述的显示装置，其特征在于，该驱动电路为一源极驱动电路，且该显示装置的一画面周期区分为一更新时间区间与一空白时间区间，该源极驱动电路于该空白时间区间中对该N条驱动线其中至少之一提供至少一驱动电压。3.如权利要求2所述的显示装置，其特征在于，该源极驱动电路于该空白时间区间中对该N条驱动线中的M条驱动线提供该驱动电压，M为小于N且大于等于1的整数。4.如权利要求3所述的显示装置，其特征在于，该空白时间区间被区分为M个...

【专利技术属性】
技术研发人员：李忠隆，柳福源，李仁傑，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：中国台湾;71