设有加强层及整合双路由电路的半导体组件及制作方法技术

本发明专利技术提出一种设有加强层且整合有双路由电路的半导体组件，半导体元件及第一路由电路位于加强层的贯穿开口中，而第二路由电路延伸进入加强层贯穿开口外的区域。该加强层所具有的机械强度可避免阻体发生弯翘情况。该第一路由电路可将半导体元件的垫尺寸及垫间距放大，而该第二路由电路不仅可提供进一步的扇出线路结构，其亦可将第一路由电路与加强层机械接合。

【技术实现步骤摘要】

本专利技术涉及一种半导体组件及其制作方法，特别是一种将半导体元件互连至双路由电路的半导体组件，其整合为一体的双路由电路分别位于加强层的贯穿开口内及贯穿开口外。
技术介绍
多媒体装置的市场趋势倾向于更迅速且更薄型化的设计需求。其中一种方法是将电子元件嵌埋于线路板中，以获得更薄、更小且电性效能较佳的组件。美国专利案号8,453,323、8,525,337、8,618,652及8,836,114即是基于此目的而公开的各种具有嵌埋式元件的线路板。然而，此作法不仅有难以控制的弯翘问题，其亦极可能于电子元件埋入线路板时造成良率大幅下降。如美国专利案号8,536,715及8,501,544中所述，此问题的主要原因是，嵌埋元件因对位准确度问题或黏着剂固化时移位所导致的些微位移都可能发生无法连接到I/O的现象，进而造成元件失效且生产良率低。为了上述理由及以下所述的其他理由，目前亟需发展一种具有嵌埋式电子元件的新式组件，以达到超高封装密度、高信号完整度、薄型化且低弯翘的要求。
技术实现思路
本专利技术的主要目的是提供一种半导体组件，其将半导体元件及第一扇出路由电路设置于加强层的贯穿开口中，以避免错位及组件中央区域发生弯翘，以便可改善生产良率及元件级(device-level)可靠度。本专利技术的另一目的是提供一种半导体组件，其中第二扇出路由电路延伸进入加强层贯穿开口外的区域，使组件最外区域的弯翘现象获得良好控制，以便可改善板级组件(board-level assembly)的可靠度。依据上述及其他目的，本专利技术提供一种半导体组件，其包括一半导体元件、一平衡层、一第一路由电路、一加强层及一第二路由电路。于一较佳实施例中，该加强层具有一贯穿开口，且可对半导体元件及整合成一体 的双路由电路提供高模数抗弯平台；第一路由电路位于加强层的贯穿开口内，并对半导体元件提供初级的扇出路由，以于进行后续形成第二路由电路前，将半导体元件的垫尺寸及间距进一步放大；第二路由电路则侧向延伸于加强层上，并电性连接至第一路由电路，且第二路由电路可将第一路由电路与加强层机械接合，同时提供进一步的扇出路由，并具有与下一级组件相符的垫间距及尺寸。此外，本专利技术的半导体组件还可包括一散热座，其位于加强层的贯穿开口内，并且贴附至半导体元件的非主动面，以提供半导体元件散热途径。在另一实施方式中，本专利技术提供一种设有加强层及整合双路由电路的半导体组件，其包括：一次组件，其包含有一半导体元件、一平衡层及一第一路由电路，其中(i)该半导体元件由第一路由电路的第一表面电性耦接至第一路由电路，(ii)该第一路由电路包括侧向延伸超过该半导体元件外围边缘的至少一导线，且(iii)该平衡层侧向环绕半导体元件，并覆盖第一路由电路的第一表面；一加强层，其具有延伸穿过该加强层的一贯穿开口，其中该次组件位于该加强层的该贯穿开口内；以及一第二路由电路，其由第一路由电路的相反第二表面电性耦接至该第一路由电路，且包括至少一导线，其中该至少一导线侧向延伸超过该第一路由电路外围边缘，同时侧向延伸至该加强层的一表面上。在又一实施方式中，本专利技术提供一种设有加强层及整合双路由电路的半导体组件制作方法，其包括下述步骤：提供一次组件，其包括：(i)提供一第一路由电路，其可拆分式地接置于一牺牲载板上，(ii)将一半导体元件由该第一路由电路的第一表面电性耦接至该第一路由电路，(iii)提供一平衡层，其侧向环绕该半导体元件且覆盖该第一路由电路的第一表面，及(iv)移除该牺牲载板，以显露该第一路由电路的相反第二表面；提供一加强层，其具有延伸穿过该加强层的一贯穿开口；将该次组件插入该加强层的该贯穿开口中，并使该第一路由电路的第二表面自加强层的贯穿开口显露；以及形成一第二路由电路，其由该第一路由电路的第二表面电性耦接至该第一路由电路，且包括至少一导线，其中该至少一导线侧向延伸超过该第一路由电路外围边缘，同时侧向延伸至该加强层的一表面上。在再一实施方式中，本专利技术提供另一种设有加强层及整合双路由电路的半导体组件制作方法，其包括下述步骤：提供一次组件，其包括：(i)借 助一导热材料，将一半导体元件贴附至一散热座，(ii)提供一平衡层，其侧向环绕该半导体元件，及(iii)形成一第一路由电路于该半导体元件及该平衡层上，并使该半导体元件由该第一路由电路的第一表面电性耦接至该第一路由电路，其中该第一路由电路包括侧向延伸超过该半导体元件外围边缘的至少一导线；提供一加强层，其具有延伸穿过该加强层的一贯穿开口；将该次组件插入该加强层的该贯穿开口中，并使该第一路由电路的相反第二表面自加强层的贯穿开口显露；以及形成一第二路由电路，其由该第一路由电路的第二表面电性耦接至该第一路由电路，且包括至少一导线，其中该至少一导线侧向延伸超过该第一路由电路外围边缘，同时侧向延伸至该加强层的一表面上。除非特别描述或必须依序发生的步骤，上述步骤的顺序并无限制于以上所列，且可根据所需设计而变化或重新安排。本专利技术的半导体组件制作方法具有许多优点。举例来说，于形成第二路由电路前将该次组件插入加强层贯穿开口的作法是特别具有优势的，其原因在于，该次组件中的平衡层及选择性散热座可与该加强层共同提供一稳定的平台，以供第二路由电路的形成，且可避免后续形成第二路由电路时发生微盲孔未连接上的问题。此外，借助两阶段步骤以形成半导体元件的互连基板是有利的，其原因在于，第一路由电路可提供初级的扇出路由，而第二路由电路可提供进一步的扇出路由及水平互连，且当需形成多层路由电路时，此作法可避免发生严重的弯曲问题。本专利技术的上述及其他特征与优点可借助下述较佳实施例的详细叙述更加清楚明了。附图说明参考随附图式，本专利技术可借助下述较佳实施例的详细叙述更加清楚明了，其中：图1及2分别为本专利技术第一实施方式中，在牺牲载板上沉积初级导线的剖视图及顶部立体示意图；图3为本专利技术第一实施方式中，图1结构上形成第一介电层及第一盲孔的剖视图；图4及5分别为本专利技术第一实施方式中，图3结构上形成第一导线的剖视图及顶部立体示意图；图6及7分别为本专利技术第一实施方式中，将半导体元件电性耦接至图4及5结构上的剖视图及顶部立体示意图；图8为本专利技术第一实施方式中，图6结构上形成平衡层的剖视图；图9为本专利技术第一实施方式中，自图8结构移除平衡层顶部区域的剖视图；图10为本专利技术第一实施方式中，图9结构上设置散热座的剖视图；图11为本专利技术第一实施方式中，自图10结构移除牺牲载板的剖视图；图12及13分别为本专利技术第一实施方式中，图11的面板尺寸结构切割后的剖视图及底部立体示意图；图14及15分别为本专利技术第一实施方式中，对应于图12及13切离单元的次组件剖视图及底部立体示意图；图16为本专利技术第一实施方式中，加强层贴附于载膜上的剖视图；图17及18分别为本专利技术第一实施方式中，将图14次组件贴附至图16载膜上的剖视图及底部立体示意图；图19为本专利技术第一实施方式中，图17结构上设置第二介电层及金属层的剖视图；图20为本专利技术第一实施方式中，图19结构上形成第二盲孔的剖视图；图21为本专利技术第一实施方式中，图20结构上形成第二导线的剖视图；图22为本专利技术第一实施方式中，图21结构上设置第三介电层及金属层的剖视图；图23为本专利技术第一实施方式中，图22结构上形成第三本文档来自技高网...

【技术保护点】
一种设有加强层及整合双路由电路的半导体组件，其包括：一次组件，其包含一半导体元件、一平衡层及一第一路由电路，其中(i)该半导体元件由该第一路由电路的一第一表面电性耦接至该第一路由电路，(ii)该第一路由电路包括侧向延伸超过该半导体元件外围边缘的至少一导线，且(iii)该平衡层侧向环绕该半导体元件，并覆盖该第一路由电路的该第一表面；一加强层，其具有延伸穿过该加强层的一贯穿开口，其中该次组件位于该加强层的该贯穿开口内；以及一第二路由电路，其由该第一路由电路的一相反第二表面电性耦接至该第一路由电路，该第二路由电路包括至少一导线，其中该至少一导线侧向延伸超过该第一路由电路外围边缘，同时侧向延伸至该加强层的一表面上。

【技术特征摘要】
2015.04.01 US 62/141,4281.一种设有加强层及整合双路由电路的半导体组件，其包括：一次组件，其包含一半导体元件、一平衡层及一第一路由电路，其中(i)该半导体元件由该第一路由电路的一第一表面电性耦接至该第一路由电路，(ii)该第一路由电路包括侧向延伸超过该半导体元件外围边缘的至少一导线，且(iii)该平衡层侧向环绕该半导体元件，并覆盖该第一路由电路的该第一表面；一加强层，其具有延伸穿过该加强层的一贯穿开口，其中该次组件位于该加强层的该贯穿开口内；以及一第二路由电路，其由该第一路由电路的一相反第二表面电性耦接至该第一路由电路，该第二路由电路包括至少一导线，其中该至少一导线侧向延伸超过该第一路由电路外围边缘，同时侧向延伸至该加强层的一表面上。2.如权利要求1所述的半导体组件，其特征在于，该次组件还包含一散热座，其借助一导热材料贴附至该半导体元件的一非主动面。3.如权利要求2所述的半导体组件，其特征在于，还包括一导热连接层，其自该散热座侧向延伸至该加强层。4.如权利要求1所述的半导体组件，其特征在于，该平衡层还覆盖该半导体元件的一非主动面。5.一种设有加强层及整合双路由电路的半导体组件制作方法，其包括：提供一次组件，包含：提供一第一路由电路，其可拆分式地接置于一牺牲载板上；将一半导体元件由该第一路由电路的一第一表面电性耦接至该第一路由电路；提供一平衡层，其侧向环绕该半导体元件且覆盖该第一路由电路的该第一表面；及移除该牺牲载板，以显露该第一路由电路的一相反第二表面；提供一加强层，其具有延伸穿过该加强层的一贯穿开口；将该次组件插入该加强层的该贯穿开口中，并使该第一路由电路的该第二表面自该加强层的该贯穿开口显露；以及形成一第二路由电路，其由该第一路由电路的该第二表面电性耦接至该第一路由电路，且包括至少一导线，...

【专利技术属性】
技术研发人员：林文强，王家忠，
申请(专利权)人：钰桥半导体股份有限公司，
类型：发明
国别省市：中国台湾;71