一种GPIO验证系统与方法技术方案

本发明专利技术公开了一种GPIO验证系统与方法，系统包括：上位机模块和验证模块；所述上位机模块与所述验证模块相连接，所述验证模块包括验证GPIO管脚，通过所述验证GPIO管脚与所述目标待测芯片相连接，所述上位机模块为目标待测芯片配置对应的目标GPIO信息，并将所述目标GPIO信息发送至所述验证模块，所述验证模块根据所述目标GPIO信息确定所述目标待测芯片的GPIO的目标验证内容，根据所述目标验证内容进行验证GPIO管脚的配置，再根据所述目标待测芯片的各GPIO管脚的输入输出信息对所述目标待测芯片的各GPIO管脚进行验证，可以高效全面地验证芯片的GPIO，且对于不同芯片的GPIO验证，只需使用上位机模块重新配置，即可进行验证，提高了芯片GPIO的验证效率。

【技术实现步骤摘要】
【专利摘要】本专利技术公开了一种GPIO验证系统与方法，系统包括：上位机模块和验证模块；所述上位机模块与所述验证模块相连接，所述验证模块包括验证GPIO管脚，通过所述验证GPIO管脚与所述目标待测芯片相连接，所述上位机模块为目标待测芯片配置对应的目标GPIO信息，并将所述目标GPIO信息发送至所述验证模块，所述验证模块根据所述目标GPIO信息确定所述目标待测芯片的GPIO的目标验证内容，根据所述目标验证内容进行验证GPIO管脚的配置，再根据所述目标待测芯片的各GPIO管脚的输入输出信息对所述目标待测芯片的各GPIO管脚进行验证，可以高效全面地验证芯片的GPIO，且对于不同芯片的GPIO验证，只需使用上位机模块重新配置，即可进行验证，提高了芯片GPIO的验证效率。【专利说明】一种GP1验证系统与方法
本专利技术涉及IC验证领域，特别是涉及一种GP1验证系统与方法。
技术介绍
随着微电子技术的发展，集成芯片的应用越来越广泛，而在集成芯片的研发过程中，设计完集成芯片后，需要对该集成芯片的GP1的功能进行验证，以确保最后生产出来的芯片的正确性。目前对于集成芯片的GP1的验证，有的是人工手动在集成芯片的GP1上提供高电平或者低电平，再使用集成芯片读取外部电平来验证集成芯片的GP1输入功能，这种验证方式效率低，并且验证不够充分，比如人工手动将集成芯片的全部GP1供给高电平，使用软件配置集成芯片的所有GP1为输入，然后读取GP1输入电平值，将不能验证各个GP1之间的相互影响，而且对于集成芯片的各个GP1的上拉电阻和下拉电阻的控制是否正确无法判断；而有的是在集成芯片的GP1外连接其他微控制器来配合验证，将与集成芯片连接的微控制器的GP1全部配置为输出，输出高电平或者低电平，再读取集成芯片的所有GP1的输入是否为全O或全1，或者是配置集成芯片的所有GP1为输出模式，输出高电平或者低电平，使用与集成芯片连接的微控制器读取集成芯片的GP1输出的电平值，观察集成芯片是否能正常输出高电平或者低电平，但这种方式也不能验证集成芯片各个GP1之间的相互影响，并且如果后续研发新的集成芯片，验证集成芯片GP1的程序又需要重新开发，验证效率较低。
技术实现思路
有鉴于此，本专利技术的主要目的在于提供一种GP1验证系统与方法，可以高效地对集成芯片的GP1进行验证。为实现上述目的，本专利技术提供了一种GP1验证系统，包括:上位机模块和验证模块；所述上位机模块与所述验证模块相连接，用于为目标待测芯片配置对应的目标GP1信息，并将所述目标GP1信息发送至所述验证模块；所述验证模块包括验证GP1管脚，通过所述验证GP1管脚与所述目标待测芯片相连接，用于根据所述目标GP1信息确定所述目标待测芯片的GP1的目标验证内容，根据所述目标验证内容进行验证GP1管脚的配置，再根据所述目标待测芯片的各GP1管脚的输入输出信息对所述目标待测芯片的各GP1管脚进行验证。优选地，所述目标GP1信息包括:所述目标待测芯片的GP1分组信息，各所述目标待测芯片的GP1分组的管脚分配信息，所述目标待测芯片的GP1管脚上拉电阻信息，所述目标待测芯片的GP1管脚下拉电阻信息，所述目标待测芯片的GP1管脚开漏输出信息，所述目标待测芯片的GP1管脚推挽输出信息，所述目标待测芯片的GP1管脚类型设置寄存器地址和设置对应GP1管脚为普通GP1管脚的数值。优选地，所述验证模块还包括:与各所述验证GP1管脚相对应的，根据所述目标验证内容与对应的验证GP1管脚进行程控连接的上拉电阻与下拉电阻；与所述目标待测芯片相连接，用于与所述目标待测芯片进行信息交换的通信通路。优选地，所述目标待测芯片的GP1的目标验证内容包括:浮空输入验证，禁止输入验证，上拉输入验证，下拉输入验证，推挽输出验证，禁止输出验证和开漏输出验证。本专利技术还提供了一种GP1验证方法，包括:上位机模块为目标待测芯片配置对应的目标GP1信息，并将所述目标GP1信息发送至所述验证模块；所述验证模块根据所述目标GP1信息确定所述目标待测芯片的GP1的目标验证内容，根据所述目标验证内容进行验证GP1管脚的配置，再根据所述目标待测芯片的各GP1管脚的输入输出信息对所述目标待测芯片的各GP1管脚进行验证。优选地，所述目标GP1信息包括:所述目标待测芯片的GP1分组信息，各所述目标待测芯片的GP1分组的管脚分配信息，所述目标待测芯片的GP1管脚上拉电阻信息，所述目标待测芯片的GP1管脚下拉电阻信息，所述目标待测芯片的GP1管脚开漏输出信息，所述目标待测芯片的GP1管脚推挽输出信息，所述目标待测芯片的GP1管脚类型设置寄存器地址和设置对应GP1管脚为普通GP1管脚的数值。优选地，所述验证模块根据所述目标验证内容进行验证GP1管脚的配置包括:所述验证模块根据所述目标验证内容控制各所述验证GP1管脚与对应的上拉电阻与下拉电阻连通或断开。优选地，所述目标待测芯片的GP1的验证内容包括:浮空输入验证，禁止输入验证，上拉输入验证，下拉输入验证，推挽输出验证，禁止输出验证和开漏输出验证。应用本专利技术提供的一种GP1验证系统与方法，系统包括:上位机模块和验证模块；所述上位机模块与所述验证模块相连接，所述验证模块包括验证GP1管脚，通过所述验证GP1管脚与所述目标待测芯片相连接，所述上位机模块为目标待测芯片配置对应的目标GP1信息，并将所述目标GP1信息发送至所述验证模块，所述验证模块根据所述目标GP1信息确定所述目标待测芯片的GP1的目标验证内容，根据所述目标验证内容进行验证GP1管脚的配置，再根据所述目标待测芯片的各GP1管脚的输入输出信息对所述目标待测芯片的各GP1管脚进行验证，可以高效全面地验证芯片的GP10，且对于不同芯片的GP1验证，只需使用上位机模块重新配置，即可进行验证，提高了芯片GP1的验证效率。【附图说明】为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一部分实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。图1为本专利技术一种GP1验证系统实施例的结构示意图；图2为本专利技术一种GP1验证系统实施例的详细结构示意图；图3为本专利技术一种GP1验证方法实施例的流程图。【具体实施方式】下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。本专利技术提供了一种GP1验证系统，图1示出了本专利技术一种GP1验证系统实施例的结构示意图，包括:上位机模块101和验证模块102;所述上位机模块101与所述验证模块102相连接，用于为目标待测芯片配置对应的目标GP1信息，并将所述目标GP1信息发送至所述验证模块102;所述目标GP1信息可包括所述目标待测芯片的GP1分组信息，各所述目标待测芯片的GP1分组的管脚分配信息，所述目标待测芯片的GP1管脚上拉电阻信息，所述目标待测芯片的GP1管脚下拉电阻信息，所述目标待测芯片的GP本文档来自技高网...

【技术保护点】
一种GPIO验证系统，其特征在于，包括：上位机模块和验证模块；所述上位机模块与所述验证模块相连接，用于为目标待测芯片配置对应的目标GPIO信息，并将所述目标GPIO信息发送至所述验证模块；所述验证模块包括验证GPIO管脚，通过所述验证GPIO管脚与所述目标待测芯片相连接，用于根据所述目标GPIO信息确定所述目标待测芯片的GPIO的目标验证内容，根据所述目标验证内容进行验证GPIO管脚的配置，再根据所述目标待测芯片的各GPIO管脚的输入输出信息对所述目标待测芯片的各GPIO管脚进行验证。

【技术特征摘要】

【专利技术属性】
技术研发人员：卢杰，
申请(专利权)人：万高杭州科技有限公司，
类型：发明
国别省市：浙江;33