FDSOI电容器制造技术

本发明专利技术涉及一种FDSOI电容器。本发明专利技术提供一种制造包括电容器结构的半导体装置的方法，包括步骤：提供SOI晶圆，该SOI晶圆包括衬底、形成于该衬底上方的氧化物埋层以及形成于该氧化物埋层上方的半导体层；移除该晶圆的第一区中的该半导体层，以暴露该氧化物埋层；在该第一区中的该暴露氧化物埋层上方形成介电层；以及在该介电层上方形成导电层。另外，本发明专利技术提供一种包括形成于晶圆上的电容器的半导体装置，其中该电容器包括：第一电容器电极，包括该晶圆的掺杂半导体衬底；电容器绝缘体，包括该晶圆的超薄氧化物埋层以及形成于该超薄氧化物埋层上的高k介电层；以及第二电容器电极，包括形成于该高k介电层上方的导电层。

【技术实现步骤摘要】
FDSOI电容器
本专利技术通常涉及集成电路领域，尤其涉及全耗尽绝缘体上硅(FullyDepletedSilicon-on-Insulator)制造技术中的电容器。
技术介绍
集成电路通常包括大量电路元件，这些电路元件构成电路。除主动装置例如场效应晶体管和/或双极性晶体管以外，集成电路可包括被动装置，例如电阻器、电感器和/或电容器。随着半导体装置的集成密度增加，由独立装置占据的面积持续缩小。尽管如此，但用以储存数据的电容器(例如动态随机访问存储器(DRAM))需要有足够的电容，而不论该电容器所占据的面积降低。除利用集成电路中金属线之间的原生或“寄生”金属间电容量的原生电容器以外，还有金属-绝缘体-金属(metal-insulator-metal；MIM)电容器。相应地，金属-绝缘体-金属(MIM)电容器(其中，下电极与上电极由金属构成并被绝缘材料层隔开)正被用于许多集成电路产品。金属-绝缘体-金属电容器可用于CMOS、BICMOS以及双极性集成电路。金属-绝缘体-金属电容器的典型应用包括例如模拟-数字转换器或数字-模拟转换器中的滤波及模拟电容器，射频振荡器、谐振电路以及匹配网络中的去耦电容器、射频耦合及射频旁路电容器。现有技术的电容器存在下列问题。垂直自然电容器以及指状金属-氧化物-金属电容器因所用的超低k介电质的低介电常数值而显示不足的电容，原则上，无论如何，这些介电质需要大面积来提供较大电容。另一方面，原则上，横向电容器的电压受所用的超低k介电质的操作可靠性限制。此外，金属化/导线层中的传统MIM电容器需要复杂的集成方案。通常在用于多个目的(例如用于去耦)的集成电路中形成多个被动电容器。集成电路中的去耦是用以降低快速开关晶体管的开关噪声的一个重要方面，因为去耦电容器可在电路的特定点例如在快速开关晶体管的位置处提供能量，并因此降低电压变化，不然，该电压变化可能不当地影响晶体管所表示的逻辑状态。由于这些电容器通常形成于主动半导体区中及上，因此该些去耦电容器消耗较大的芯片面积。通常，这些电容器以平面式配置形成于主动半导体区上方，该主动半导体区充当第一电容器电极。电容器介电质在制造场效应晶体管的栅极绝缘层的制造方法期间形成，其中，栅极材料通常与栅极电极结构一起被图案化，以充当第二电容器电极。因此，除芯片面积的显着消耗以外，在需要高电容去耦元件的装置中可能遭遇增加的漏电流，从而显着影响总静态泄漏消耗并因此影响集成电路的总功耗。对于先进的应用，就功耗和/或热管理来说，可能无法接受高额静态功耗，因此，通常可使用双栅极氧化物制造方法来增加电容器的介电层的厚度，从而降低这些元件的漏电流。请参照图1a至1c，现在将说明用以形成包括具有中等漏电流的高电容去耦电容器的半导体装置的典型现有技术流程。图1a示意处于特定制造阶段的半导体装置100的剖视图。半导体装置100包括衬底101，例如硅衬底，该衬底包括用以接纳晶体管元件的第一半导体区130以及用以接纳具有高电容的去耦电容器的第二半导体区120。因此，相对半导体区130，半导体区120可能占用装置100的功能块的较大部分。第一及第二半导体区130、120分别由隔离结构102包围。第一半导体区130以及部分相应的隔离结构102被掩膜层103覆盖，掩膜层103可由光阻剂组成。第二半导体区120包括具有因离子注入(如105所示)而引起的严重晶格损伤的表面部分104。形成如图1a所示的半导体装置的典型流程包括用以定义隔离结构102的先进光刻及蚀刻技术，接着执行另外的光刻步骤以图案化阻剂掩膜103。随后，以任意适当的离子例如硅、氩、氙等执行离子注入105，其中，剂量及能量经选择以在部分104中形成严重晶格损伤，从而显着改变在随后将执行的氧化制造方法期间部分104的扩散行为。图1b示意处于下一制造阶段中的半导体结构100。在第一半导体区130上形成第一介电层131，该第一介电层基本由二氧化硅组成且具有第一厚度132。在第二半导体区120上形成第二介电层121，该第二介电层具有第二厚度122并由与第一介电层131相同的材料组成。第一及第二介电层131及132通过高温炉制造方法中的传统氧化或者通过快速热氧化制造方法形成。由于表面部分104的严重晶格损伤，因此与例如位于第一半导体区130的表面区域中的具有基本未受干扰的结晶度的硅部分相比，此表面部分104中的氧扩散显着增强。因此，与第一半导体区130的生长速率相比，第二半导体区120中及上的氧化物生长得以提高，从而对于在1至5纳米级的第一介电层131的厚度而言，第一厚度132与第二厚度122相差约0.2至1.0纳米。图1c示意处于下一制造阶段中的半导体装置100，其中，在第二半导体区120中及上形成去耦电容器140，并在第一半导体区130中及上形成场效应晶体管150。晶体管元件150包括栅极电极133，该栅极电极包括例如高掺杂多晶硅以及金属硅化物部分135。而且，邻近栅极电极133的侧壁形成侧间隙壁134。在第一半导体区130中形成源漏区136，该源漏区分别包括金属硅化物部分135。电容器140包括由与栅极电极133相同的材料组成并形成于第二介电层121上方的导电电极123。电极123代表电容器140的第一电极。电容器电极123包括金属硅化物部分125并被侧间隙壁元件124包围。用以形成晶体管元件150及电容器140的典型流程可包括下列步骤。多晶硅层可沉积于如图1b所示的装置上方并可通过已知的光刻及蚀刻技术图案化，以在共同的制造方法中形成电容器电极123及栅极电极133。接着，通过离子注入形成源漏区136，其中，间断地形成侧间隙壁134及侧间隙壁124，以使侧间隙壁134可充当注入掩膜以适当地决定源漏区136的掺杂物浓度。随后，通过沉积难熔金属并启动该金属与电容器电极123的下方多晶硅、栅极电极133以及源漏区136中的硅之间的化学反应可形成金属硅化物部分125及135。从图1c明显看出，与具有经最优化以提供晶体管150所需的动态性能的第二厚度132的较薄第一介电层131所引起的相应泄漏速率相比，具有增加厚度122的第二介电层121的电容器140将呈现降低的漏电流速率。尽管通过上述传统方法可获得电容器140的显着改进的泄漏速率，但一个关键的缺点是因第二介电层121的增加的厚度而显着降低电容器140的每单位面积的电容。因此，对于增强去耦效应所需的给定的想要的电荷储存容量，电容器140需要更加扩大的面积。传统技术的另一个缺点是需要高温氧化制造方法来形成第一及第二介电层131及121，从而使该制造方法方案可能无法与用以形成极薄栅极介电质的替代解决方案(例如用以形成超薄栅极绝缘层的先进沉积方法)兼容。而且，上述流程导致高度不均匀的图案密度，也就是，代表例如电容器140的具有增加尺寸的区域位于例如晶体管150的微小区域附近，这可能影响用以形成高度关键的栅极电极例如栅极电极133的图案化制造方法。针对上述情形，需要一种能够形成电容器同时避免或至少减轻上述一个或多个问题的影响的改进技术。因此，需要改进的电容器结构以及例如用于半导体装置制造的形成制造方法，以较好地集成SOI制造技术，尤其全耗尽SOI(FullyDepletedSOI；FDSO本文档来自技高网...

【技术保护点】
一种制造包括电容器结构的半导体装置的方法，包括步骤：提供SOI晶圆，该SOI晶圆包括衬底、形成于该衬底上方的氧化物埋层以及形成于该氧化物埋层上方的半导体层；移除该晶圆的第一区中的该半导体层，以暴露该氧化物埋层；在该第一区中的该暴露氧化物埋层上方形成介电层；以及在该介电层上方形成导电层。

【技术特征摘要】
2015.01.14 US 14/596,3311.一种制造包括电容器结构的半导体装置的方法，包括步骤：提供SOI晶圆，该SOI晶圆包括衬底、形成于该衬底上方的氧化物埋层以及形成于该氧化物埋层上方的半导体层，其中，该衬底包括形成该电容器结构的第一电容器电极的掺杂区域；移除该晶圆的第一区中的该半导体层，以暴露该氧化物埋层；在该第一区中的该暴露氧化物埋层上方形成介电层，以形成电容器绝缘体；以及在该介电层上方形成导电层，以形成该电容器结构的第二电容器电极。2.如权利要求1所述的方法，还包括通过形成隔离物结构来定义该晶圆的该第一区以及第二区，且还包括移除邻近该隔离物结构的该第二区的第一部分中的该半导体层及该氧化物埋层，同时保持邻近该第一部分的该第二区的第二部分中的该半导体层及该氧化物埋层。3.如权利要求2所述的方法，其中，该介电层及该导电层形成于该晶圆的该第一及第二区中，且所述的方法还包括在该导电层上方形成掩膜层，图案化该掩膜层以暴露该第二区的该第一部分中的该导电层，以及移除该晶圆的该第二区的该第一部分中的该导电层及该介电层。4.如权利要求2所述的方法，其中，该介电层及该导电层形成于该晶圆的该第一及第二区中以及该隔离物结构上方，且所述的方法还包括在该导电层上方形成掩膜层，图案化该掩膜层以暴露位于该第二区的该第一部分中的该导电层以及邻近该第一部分的该隔离物结构的一部分，以及移除位于该晶圆的该第二区的该第一部分的该导电层及该介电层中以及自该隔离物结构的暴露部分移除该导电层及该介电层。5.如权利要求2所述的方法，还包括在该晶圆的该第二区的该第二部分以及与该第一区及该第二区的至少其中一者电性隔离的该晶圆的第三区的至少其中一者中形成晶体管装置，以及其中，该晶体管装置的栅极电极包括该导电层的一部分且该晶体管装置的栅极介电质包括该介电层的一部分。6.如权利要求5所述的方法，其中，该晶体管装置为全耗尽SOI装置。7.如权利要求2所述的方法，其中，该介电层形成于该隔离物结构上方以及该晶圆的该第二区上方，且随后从该第二区的该第一部分以及部分地从该隔离物结构被移除。8.如权利要求2所述的方法，其中，该导电层形成于该隔离物结构上方以及该晶圆的该第二区上方，且随后从该第二区的该第一部分以及部分地从该隔离物结构被移除。9.如权利要求2所述的方法，还包括在该第一及第二区以及该隔离物结构上方形成层间介电质，在该层间介电质中形成抵达该晶圆的该第一区中的该导电层以及该第二区的该第一部分中的该衬底的接触开口，以及使用接触材料填充该接触开口。10.如权利要求9所述的方法，还包括硅化该导电层以及该第二区的该第一部分中的该衬底，以使该接触开口分别抵达该硅化导电层及该衬底。11.如权利要求2所述的方法，其中，移除邻近该第二区的该第一部分的该隔离物结构的一部分。12.如权利要求2所述的方法，还包括在位于该晶圆的该第一区及该第二区的该第一部分中的该衬底中注入掺杂物。13.如权利要求1所述的方法，其中，该半导体层具有小于30纳米的厚度，该介电层具有小于20纳米的厚度，以及该氧化物埋层具有低于30纳米的厚度。14.一种在具有衬底、形成于该衬底上方的氧化物埋层以及形成于该氧化物埋...

【专利技术属性】
技术研发人员：J·亨治尔，P·巴尔斯，HP·摩尔，
申请(专利权)人：格罗方德半导体公司，
类型：发明
国别省市：开曼群岛;KY