【技术实现步骤摘要】
本专利技术涉及计算机及计算机应用
,特别涉及一种细胞阵列计算系统。
技术介绍
通常来说,一台计算机主要包括三个核心部分:中央处理器(CPU,CentralProcessingUnit)、内存和存储。经过一些世界顶级公司的不懈努力,CPU已经演变成极度复杂的半导体芯片。顶级的CPU内核内部的MOS管数目可以超过一亿个。目前的产业趋势是受制于功耗,CPU的运行频率已经很难再提高。已经极度复杂的现代CPU,运行效率同样很难再提高。新的CPU产品,越来越多地朝多核方向演进。在内存方面,目前居于统治地位的是动态随机存取存储器(DRAM,DynamicRandomAccessMemory)技术。DRAM可以快速随机读写,但却不能在断电的情况下保持内容。实际上,即使在通电的情况下,它也会由于内部用于储存信息的电容器的漏电而丢失信息,必须周期性地自刷新。在存储方面,NAND闪存技术正在逐步取代传统硬盘。闪存所依赖的浮置栅极(floatinggate)技术,虽然能够在断电的情况下保持内容,但写入(将‘1’改写为‘0’)的速度很慢,擦除(将‘0’改写为‘1’)的速度更慢,无法像DRAM那样用于对计算的直接支持。它被制作成块设备(blockdevice),必须整块一起擦除,一个块(block)包含很多页(page),擦除后每页可以进行写入操作。NAND的另外一个问题是具有有限的寿命。DRAM和NAND闪存,以及CPU的逻 ...
【技术保护点】
一种细胞阵列计算系统,其特征在于,包括:主控CPU、细胞阵列、细胞阵列总线和至少一个内存单元阵列;所述细胞阵列是由一个以上兼具计算和存储功能的细胞组成的二维阵列,其中每一个细胞包括微处理器和非易失随机存储器;所述非易失随机存储器用于所述微处理器计算时所涉及数据的随机存取,还用于存储软件的指令代码和需要永久保存的数据;所述内存单元阵列是由一个以上内存单元组成的二维阵列,所述细胞阵列与所有内存单元阵列叠合形成三维结构,每个内存单元阵列中的内存单元与所述细胞阵列中的细胞一一对应地相连;所述内存单元用于所述微处理器计算时所涉及数据的随机存取;每一个细胞储存各自在所述细胞阵列中的位置作为ID以供细胞中的软件或硬件读取;所述主控CPU通过所述细胞阵列总线与所述细胞阵列中的每一个细胞进行通信;所述细胞阵列中的相邻细胞之间有通信接口,能相互发送数据。
【技术特征摘要】
1.一种细胞阵列计算系统,其特征在于,包括:主控CPU、细胞阵列、细胞阵列
总线和至少一个内存单元阵列;
所述细胞阵列是由一个以上兼具计算和存储功能的细胞组成的二维阵列,其中
每一个细胞包括微处理器和非易失随机存储器;所述非易失随机存储器用于所述微
处理器计算时所涉及数据的随机存取,还用于存储软件的指令代码和需要永久保存
的数据;
所述内存单元阵列是由一个以上内存单元组成的二维阵列,所述细胞阵列与所
有内存单元阵列叠合形成三维结构,每个内存单元阵列中的内存单元与所述细胞阵
列中的细胞一一对应地相连;所述内存单元用于所述微处理器计算时所涉及数据的
随机存取;
每一个细胞储存各自在所述细胞阵列中的位置作为ID以供细胞中的软件或硬
件读取;
所述主控CPU通过所述细胞阵列总线与所述细胞阵列中的每一个细胞进行通
信;
所述细胞阵列中的相邻细胞之间有通信接口,能相互发送数据。
2.根据权利要求1所述的细胞阵列计算系统,其特征在于,所述主控CPU通过所
述细胞阵列总线与所述细胞阵列中的每一个细胞进行的通信包括以下情况中的至
少一种:
按地址读写所述细胞阵列中任一细胞的非易失随机存储器或相应的内存单元;
将数据广播到目标区域内每一个细胞的非易失随机存储器或相应的内存单元,
并写入该目标区域内每一个细胞的非易失随机存储器或相应的内存单元中相同的
相对地址;
给所述细胞阵列中任一细胞的微处理器发送指令、发送数据或读取状态;
给目标区域内所有细胞的微处理器广播指令。
3.根据权利要求1所述的细胞阵列计算系统,其特征在于,所述细胞阵列中的细
胞还包括总线控制器和细胞内部总线,所述细胞内部总线连接所述微处理器、非易
失随机存储器以及与本细胞相对应的内存单元,所述总线控制器与所述细胞阵列总
线、微处理器以及细胞内部总线相连,所述总线控制器用于识别所述主控CPU与本
细胞之间进行的通信,连接所述微处理器以传递所述主控CPU发送的指令或数据、
\t状态读取,或者通过所述细胞内部总线连接所述非易失随机存储器或与本细胞相对
应的内存单元进行数据的读写操作。
4.根据权利要求1所述的细胞阵列计算系统,其特征在于,所述细胞阵列中的任...
【专利技术属性】
技术研发人员:戴瑾,郭一民,王践识,
申请(专利权)人:上海磁宇信息科技有限公司,
类型:发明
国别省市:上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。