一种阵列基板及其制作方法技术

本发明专利技术提供一种阵列基板及其制作方法。所述阵列基板，包括：第一导电图形，覆盖所述第一导电图形的包括有过孔的绝缘层，所述第一导电图形上对应所述过孔的位置设置有第二导电图形。所述方法包括：在所述第一导电图形上对应于所述过孔的位置形成第二导电图形。本发明专利技术提供的阵列基板及其制作方法，能够减少或避免曝光不完全或过孔底部光刻胶残留的情况。

【技术实现步骤摘要】

本专利技术涉及液晶显示
，尤其涉及一种阵列基板及其制作方法。
技术介绍
现有阵列基板的结构中，源漏金属层上形成有钝化层和树脂层，树脂层的厚度一般比较大，再加上钝化层的厚度，这样在对树脂层进行曝光的时候，会发生曝光不完全或者Resin层过孔底部光刻胶有残留的情况，导致信号导线与像素电极接触电阻变大甚至不导通，直接导致显示器件失效。现有的办法是将曝光能量加大，此举会导致TactTime(处理时间)上升，产能下降。
技术实现思路
有鉴于此，本专利技术提供一种阵列基板及其制作方法，能够减少或避免曝光不完全或过孔底部光刻胶残留的情况。基于上述目的本专利技术提供的阵列基板，包括：第一导电图形，覆盖所述第一导电图形的包括有过孔的绝缘层，所述第一导电图形上对应所述过孔的位置设置有第二导电图形。可选的，所述第二导电图形的面积不小于所述过孔的底面积。可选的，所述第二导电图形与第一导电图形的刻蚀选择比大于10。可选的，所述第一导电图形为铝、铜、钼、钛中的至少一种或多种；所述第二导电图形为金、铂、氧化铟锡中的至少一种。可选的，所述第二导电图形的厚度为5000-10000埃。可选的，所述第一导电图形为源漏极图形，所述绝缘层包括位于源漏极图形上的钝化层和树脂层，所述第二导电图形和所述源漏极图形的总厚度小于所述钝化层的厚度。可选的，所述绝缘层还包括位于所述源漏极图形上的彩色滤光层。可选的，还包括像素电极、有源层、栅绝缘层、栅金属层；其中，栅绝缘层设置于阵列基板的衬底基板上，栅金属层设置于所述衬底基板和所述栅绝缘层之间；有源层设置于栅绝缘层上；像素电极设置于所述树脂层上。进一步，本专利技术提供一种阵列基板的制作方法，所述阵列基板的衬底基板上设置有第一导电图形，所述第一导电图形上覆盖有包括过孔的绝缘层；所述方法包括：在所述第一导电图形上对应于所述过孔的位置形成第二导电图形。可选的，所述在所述第一导电图形上对应于所述过孔的位置形成第二导电图形的步骤具体包括：沉积第一导电层；在第一导电层上沉积第二导电层，所述第二导电层的厚度大于所述第二导电层图形的厚度；在第二导电层上涂覆光刻胶，利用半灰阶掩膜板对光刻胶进行曝光，形成光刻胶完全去除区域、光刻胶部分保留区域和光刻胶完全保留区域，其中，所述光刻胶完全保留区域对应第二导电图形，所述光刻胶部分保留区域对应第一导电图形除第二导电图形之外的区域；进行第一次刻蚀，去除光刻胶完全去除区域的第一导电层和第二导电层；对光刻胶进行灰化，使得光刻胶部分保留区域的光刻胶去除，光刻胶完全保留区域的光刻胶厚度减薄；进行第二次刻蚀，去除光刻胶部分保留区域的第二导电层；剥离光刻胶完全保留区域的光刻胶，形成第一导电图形和第二导电图形。从上面所述可以看出，本专利技术所提供的阵列基板及其制作方法，在绝缘层过孔下方设置第二导电图形，以抬高所述过孔孔底的高度，从而降低孔底位置曝光难度以及光刻胶去除难度，从而能够有效地避免过孔内光刻胶残留、曝光不完全的情况，提高阵列基板的质量，避免因此而产生的信号线与像素电极接触电阻变大甚至不导通的现象，提高显示器件的质量和合格率。同时，本专利技术实施例所提供的阵列基板的制作方法，采用半灰阶掩膜对光刻胶进行曝光，节省工艺流程，提高阵列基板的制作效率，提高了产能。附图说明图1为本专利技术实施例的阵列基板结构示意图；图2A-2E为本专利技术实施例的第一导电图形和第二导电图形形成过程示意图。具体实施方式为使本专利技术要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。本专利技术首先提供一种阵列基板，结构如图1所示，包括：第一导电图形101，覆盖所述第一导电图形101的包括有过孔102的绝缘层，所述第一导电图形上对应所述过孔102的位置设置有第二导电图形103。从上面所述可以看出，本专利技术提供的阵列基板，在绝缘层过孔下面设置有第二导电图形，该第二导电图形能够降低过孔的深度，起到抬高过孔孔底高度的作用，从而降低孔底曝光难度，对孔底部分曝光不完全或光刻胶残留现象起到改善或消除作用。在本专利技术一些实施例中，所述第二导电图形的面积不小于所述过孔的底面积。较佳的，为了降低制作难度，所述第二导电图形的面积大于所述过孔的底面积。在本专利技术具体实施例中，所述第一导电图形和所述第二导电图形为金属或导电的金属氧化物。优选地，所述第二导电图形与第一导电图形的刻蚀选择比大于10。在本专利技术具体实施例中，所述第一导电图形为铝、铜、钼、钛中的至少一种或多种；所述第二导电图形为金、铂、和氧化铟锡中的至少一种。具体地，所述第一导电图形为铝、或铜、或钼、或钛或铝铜混合物、或铜钼混合物、或铝钼混合物、或铝钛混合物、或铜钛混合物、或钼钛混合物、或铝铜钼混合物、或铝铜钛混合物、或铜钼钛混合物；所述第二导电图形为金、或铂、或金铂混合物、或金、铂中任意一种和氧化铟锡的混合物。在本专利技术具体实施例中，所述第二导电图形的厚度为5000-10000埃。在本专利技术具体实施例中，仍然参照图1，所述第一导电图形101为源漏极图形，所述绝缘层包括位于源漏极图形上的钝化层104和树脂层105，所述第二导电图形103和所述源漏极图形的总厚度小于所述钝化层104的厚度。在本专利技术具体实施例中，所述阵列基板为COA(ColorFilterOnArray，彩色滤光片制作在阵列基板上)基板，所述绝缘层还包括位于所述源漏极图形上的彩色滤光层106。现有COA基板结构中，在Resin层曝光的时候，由于PVX厚度加上Resin厚度太高，会发生曝光不完全或者孔底部光刻胶有残留的情况，会导致信号导线与像素电极接触电阻变大甚至不导通，直接导致显示器件失效。本专利技术实施例提供的阵列基板结构，应用于COA基板中，能够使得过孔深度变浅，在不改变产能、工艺时间的情况下，减少或消除绝缘层过孔曝光不完全、孔底光刻胶残留的情况。在本专利技术具体实施例中，所述阵列基板还包括像素电极107、有源层108、栅绝缘层109、栅金属层110；其中，栅绝缘层设置于阵列基板的衬底基板111上，栅金属层110设置于阵列基板的衬底基板111和栅绝缘层109之间；有源层108设置于栅绝缘层109上；像素电极107设置于所述树脂层105上。具体的，所述衬底基板为玻璃基板或柔性基板。所述栅金属层的制作材料为铝和/或铜等。所述栅绝缘层为SiNx(氮化硅)和/或SiOx(氧化硅)等。<本文档来自技高网...

【技术保护点】
一种阵列基板，包括：第一导电图形，覆盖所述第一导电图形的包括有过孔的绝缘层，其特征在于，所述第一导电图形上对应所述过孔的位置设置有第二导电图形。

【技术特征摘要】
1.一种阵列基板，包括：第一导电图形，覆盖所述第一导电图形的包括
有过孔的绝缘层，其特征在于，所述第一导电图形上对应所述过孔的位置设置
有第二导电图形。
2.根据权利要求1所述的阵列基板，其特征在于，所述第二导电图形的
面积不小于所述过孔的底面积。
3.根据权利要求1所述的阵列基板，其特征在于，所述第二导电图形与
第一导电图形的刻蚀选择比大于10。
4.根据权利要求1所述的阵列基板，其特征在于，所述第一导电图形为
铝、铜、钼、钛中的至少一种或多种；所述第二导电图形为金、铂、氧化铟锡
中的至少一种。
5.根据权利要求1所述的阵列基板，其特征在于，所述第二导电图形的
厚度为5000-10000埃。
6.根据权利要求1-5中任意一项所述的阵列基板，其特征在于，所述第一
导电图形为源漏极图形，所述绝缘层包括位于源漏极图形上的钝化层和树脂层，
所述第二导电图形和所述源漏极图形的总厚度小于所述钝化层的厚度。
7.根据权利要求6所述的阵列基板，其特征在于，所述绝缘层还包括位
于所述源漏极图形上的彩色滤光层。
8.根据权利要求7所述的阵列基板，其特征在于，还包括像素电极、有
源层、栅绝缘层、栅金属层；其中，栅绝缘层设置于阵列基板的衬底基板上，
栅金属层...

【专利技术属性】
技术研发人员：刘兴东，吴旭，沈武林，江峰，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：北京;11