一种半导体器件及其制备方法、电子装置制造方法及图纸

本发明专利技术涉及一种半导体器件及其制备方法、电子装置。所述方法包括步骤S1：提供器件晶圆，在所述器件晶圆的背面形成有硅通孔，其中所述硅通孔包括金属材料形成的导电层；步骤S2：对所述器件晶圆进行背部研磨至所述硅通孔的顶部，以减小所述器件晶圆的厚度；步骤S3：蚀刻所述器件晶圆的背面，以露出部分所述硅通孔；步骤S4：回蚀刻露出的所述硅通孔，以去除所述器件晶圆背面和/或所述硅通孔表面残留的所述金属材料。本发明专利技术所述方法可以很好地解决现有技术中介电层碎裂的问题，提高了器件的性能和良率。

【技术实现步骤摘要】

本专利技术涉及半导体领域，具体地，本专利技术涉及一种半导体器件及其制备方法、电子装置。
技术介绍
在电子消费领域，多功能设备越来越受到消费者的喜爱，相比于功能简单的设备，多功能设备制作过程将更加复杂，比如需要在电路版上集成多个不同功能的芯片，因而出现了3D集成电路(integratedcircuit，IC)技术，3D集成电路(integratedcircuit，IC)被定义为一种系统级集成结构，将多个芯片在垂直平面方向堆叠，从而节省空间。微电子封装技术面临着电子产品“高性价比、高可靠性、多功能、小型化及低成本”发展趋势带来的挑战和机遇。四边引脚扁平封装(QFP)、塑料四边引脚扁平封装(TQFP)作为表面安装技术(SMT)的主流封装形式一直受到业界的青睐，但当它们在0.3mm引脚间距极限下进行封装、贴装、焊接更多的I/O引脚的VLSI时遇到了难以克服的困难，尤其是在批量生产的情况下，成品率将大幅下降。目前在半导体器件制备以及晶圆封装过程中通常选用硅通孔用于连接，而且通常选用后硅通孔(via-lastTSV)工艺来进行封装，不但工艺简单，而且成本低。在硅通孔的背面暴露工艺(TSVBacksideViaRevealProcess)中要求硅通孔中铜柱(Cupillar)的整体厚度变化量(totalthicknessvariation,TTV)小于2um，以满足后续键合、堆叠的需要。目前大都通过背部研磨降低所述晶圆的厚度，露出所述硅通孔，该方法能够保证铜柱TTV的要求，但是在所述硅通孔的背面暴露工艺中露出所述硅通孔之后，所述硅通孔中的导电材料铜会发生严重的侧边效应(Sideeffect)，例如发生严重的铜扩散(Cudiffuse)以及凸起(protrusion)，如图1c所示。由于发生严重的铜扩散以及凸起，在后续步骤中形成介电层以及平坦化所述介电层的过程中所述介电会出现碎裂现象，造成器件的性能和良率降低。因此需要对目前所述半导体器件的制备方法作进一步的改进，以便消除上述问题。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。本专利技术为了克服目前存在问题，提供了一种半导体器件的制备方法，包括：步骤S1：提供器件晶圆，在所述器件晶圆的背面形成有硅通孔，其中所述硅通孔包括金属材料形成的导电层；步骤S2：对所述器件晶圆进行背部研磨至所述硅通孔的顶部，以减小所述器件晶圆的厚度；步骤S3：蚀刻所述器件晶圆的背面，以露出部分所述硅通孔；步骤S4：回蚀刻露出的所述硅通孔，以去除所述器件晶圆背面和/或所述硅通孔表面残留的所述金属材料。可选地，在所述步骤S4中，所述回蚀刻选用湿法蚀刻。可选地，在所述步骤S4中，回蚀刻所述硅通孔，以去除所述器件晶圆背面和/或所述硅通孔侧壁上的由金属扩散和凸起残留的所述金属材料。可选地，在所述步骤S4中，所述回蚀刻的时间小于200s。可选地，在所述步骤S3中露出的所述硅通孔的厚度小于10um可选地，在所述步骤S1中，所述金属材料选用金属铜。可选地，在所述步骤S1中，在所述器件晶圆的正面还形成有载片晶圆。可选地，在所述步骤S4之后，所述方法还包括：步骤S5：沉积介电层，以覆盖所述器件晶圆的背面和露出的所述硅通孔；步骤S6：平坦化所述介电层至所述硅通孔。本专利技术提供了一种基于上述方法制备得到的半导体器件。本专利技术提供了一种电子装置，包括上述的半导体器件。本专利技术为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，在所述方法中为了满足硅通孔的TTV性能的要求，对器件晶圆进行背部研磨以露出所述硅通孔，为了解决金属铜扩散、凸起引起及介电层碎裂的问题，对露出的所述硅通孔进行回蚀刻，以去除所述器件晶圆表面和所述硅通孔侧壁上残留的铜，以使所述器件晶圆的表面和所述硅通孔的侧壁更加光滑，最后沉积介电层，通过所述方法可以很好地解决现有技术中介电层碎裂的问题，提高了器件的性能和良率。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的装置及原理。在附图中，图1a-1e为现有技术中所述半导体器件制备的过程示意图；图2a-2f为本专利技术一实施方式中所述半导体器件制备的过程示意图；图3为本专利技术一具体实施方式中制备所述半导体器件的工艺流程图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本专利技术教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“本文档来自技高网...

【技术保护点】
一种半导体器件的制备方法，包括： 步骤S1：提供器件晶圆，在所述器件晶圆的背面形成有硅通孔，其中所述硅通孔包括金属材料形成的导电层； 步骤S2：对所述器件晶圆进行背部研磨至所述硅通孔的顶部，以减小所述器件晶圆的厚度； 步骤S3：蚀刻所述器件晶圆的背面，以露出部分所述硅通孔； 步骤S4：回蚀刻露出的所述硅通孔，以去除所述器件晶圆背面和/或所述硅通孔表面残留的所述金属材料。

【技术特征摘要】
1.一种半导体器件的制备方法，包括：
步骤S1：提供器件晶圆，在所述器件晶圆的背面形成有硅通孔，其中所述硅通孔包括金属材料形成的导电层；
步骤S2：对所述器件晶圆进行背部研磨至所述硅通孔的顶部，以减小所述器件晶圆的厚度；
步骤S3：蚀刻所述器件晶圆的背面，以露出部分所述硅通孔；
步骤S4：回蚀刻露出的所述硅通孔，以去除所述器件晶圆背面和/或所述硅通孔表面残留的所述金属材料。
2.根据权利要求1所述的方法，其特征在于，在所述步骤S4中，所述回蚀刻选用湿法蚀刻。
3.根据权利要求1所述的方法，其特征在于，在所述步骤S4中，回蚀刻所述硅通孔，以去除所述器件晶圆背面和/或所述硅通孔侧壁上的由金属扩散和凸起残留的所述金属材料。
4.根据权利要求1所述的方法，其特...

【专利技术属性】
技术研发人员：张先明，李志超，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31