等离子体反应器容器（100）包括真空腔室（30）；在所述真空腔室（30）中的第一电极（2）；在所述真空腔室（30）中、与所述第一电极（2）相对并且与所述第一电极（2）间隔的第二电极（8）；电连接至所述第一或第二电极的其中之一的电源（33）；包括导电材料的基板载体（13），所述基板载体（13）配置为与所述第二电极（8）电接触并且保持基板（11），使得所述基板的上表面和下表面的至少大部分未被所述等离子体反应器的任何部分触摸并且可以暴露于所述等离子体；其中，所述反应器容器（100）还包括第三电极（16），所述第三电极（16）包括在所述基板载体（13）与所述第二电极（8）之间，其中所述第三电极（16）与所述第二电极（8）电绝缘；以及其中所述第三电极（16）和所述基板载体（13）布置为使得，在所述基板载体（13）保持基板（11）时，第一隙距（12）包括在所述基板（11）与所述第三电极（16）之间。还提供了对应组件以及用于执行等离子体处理的方法。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及能够用于对基板执行等离子体沉积的等离子体反应器容器，等离子体 反应器容器包括三个电极以及基板载体，基板载体配置为保持基板，以使得基板上和下表 面的大部分保持未被基板载体或者等离子体反应器容器的任何其他部分触摸。还提供了等 离子体反应器组件和执行等离子体处理的方法。
技术介绍
图1图示常规的等离子体电容器处理反应器100。第一平面电极包括面对基板11的 金属板2。第一电极2经由入口 3被馈送有RF电压，并且被接地衬里4包围。现代的PECVD反应 器将其工艺气体递送通过第一电极，如由分布的箭头99表示的。平行板电容器的第二电极 为金属背板8,在其上，基板11放置为通过它的面1与第二电极8接触。如图1所示，基板11可 以插入在背板8中提供的凹陷10中，使得基板11的所暴露的表面11'保持与暴露于等离子体 5的背板8的表面明显平面连续性。凹陷10允许保持等离子体边界没有几何台阶，虽然在许 多PECVD处理工具中，基板仅仅平放在有时称为感受器(在其被提供有热量时)或夹盘(在其 迫使晶片变平时）的平坦的背板上。背板8经由连接器9电连接至地。RF入口 3和连接器9可以 颠倒。实际上，在确保电极2、8之间的电势差的条件下，存在关于在电极2、8两者上馈送RF功 率的地方的自由度。对于大多数常规的等离子体处理，所递送的RF功率处于13.56MHz的标 准频率，但存在对于基于硅的PECVD使用更高频率(比如说高达100MHz)的趋势。等离子体5 由低压背景气的电离小部分制成。对于PECVD沉积来说，该等离子体由反应气体制成。等离 子体5位于等离子体电容器间隙的中心区。大致上，在称为等离子体电势(其本身为DC分量 和RF分量的叠加）的单个给定电压下，等离子体厚板(slab)5可以认为是导电块。在等离子 体边界6、7或鞘内，等离子体自由电子密度急剧下降并且，在第一次序处（at first order)，等离子体边界6、7可以认为是由RF电流以电容方式跨过的空的非导电层。在经典设 计中，基板11正放置为与背板8接触并且基板1的背面与背板电极8之间的间隔实质上为零。 辛亏该接触，基板11的RF电压基本上与背板8的相邻表面上的电压相同。其在此暗示，与跨 基板的RF电流相关联的额外阻抗实际上可忽略。在间隔界面1处的该机械接触提供了设定 在鞘6的边界处的电压的良好连续性。然而，由于该接触，基板背面实际上在若干区域与背 板8摩擦接触。 因为器件性能对于界面污染的敏感性，标准处理技术在于在基板进入低压工艺系 统的加载锁定之前，仔细地清洗该基板(湿法工艺）。在大气传输期间，基板可以通过如在 US496976中描述的无接触拾取装置利用伯努力(Bernoul I i )效应来处理，或者通过仅在位 于基板的恰好的边缘上的有限区域中（接触区域对于有源器件是禁止的)抓取基板来处理。 在基板处于低压处理设备内部时并且在其暴露于RF等离子体时，标准实践是将基板放置在 金属对面板上以便仔细地设定基板背面的电压。实际上，在等离子体电容器中，RF电流横向 流至平行的电极平面并且必须提供接地电极和用于RF电流横穿基板的返回路径。困难之处 在于，基板背面表面与对面板之间的物理接触足以污染基板，从而传输化学污染物或颗粒。 该污染物可以危害基板背面的任何进一步的处理。在这一点上，存在两个选项，第一个是在 涂覆一面之后将基板拿回到大气、翻转基板、彻底清洗背面并且再次加载在低压系统中以 进一步处理基板的另一面。由于真空处理具有与在加载锁定操作加上加热/冷却和除气中 所消耗的时间有关的显著进入成本，这样具有两次在真空系统中通过的工艺顺序意味着高 生产成本。第二个解决方案在于接受背面污染的风险以及可能降级的器件性能。在晶片顶 面上的沉积同时将其放置在背板上之后，生产工具的内部处理系统翻转晶片并且继续对于 晶片的另一面的工艺。这是如EP2333814中描述的工艺顺序。应注意，翻转诸如薄硅晶片的 易碎材料切片在破损的概率方面是相当危险的。该破损风险的主要原因之一是由于缺少大 气振动阻尼。 US5066340和US6207890中公开了异质结单元的制造。基本上，异质结单元的制造 工艺开始于薄的良好质量的晶体或多晶体硅晶片。晶片可以适度掺杂。为了将其转变为光 电二极管，沉积非晶硅层，其中在一面上P掺杂（硼掺杂）而在相对面上η掺杂(磷掺杂）。结 果，从硅晶片生长出光伏异质结单元。在PECVD生长之后，晶片的初始粗糙表面（open surface)深深地嵌入器件结构的核心中。由此，容易理解，该器件对于最初附着于晶片表面 的任何缺陷或杂质非常敏感。在基于晶体硅的晶片的涂覆之前，非常重要的是，晶片表面被 极其好地清洗。该清洗在湿法清洗顺序的结束处并入基于氢氟酸暴露的所谓的蚀刻/钝化 工艺。已知基于HF的蚀刻去除了晶片的氧化表面并且留下清洁的和完美组织的硅晶体的氢 饱和表面。已知该基于氢的钝化在清洁空气中继续存在数分钟。之后很快地，硅再次氧化， 和/或化学吸附在半导体表面上并入气体杂质。这是因为恰好在最后的蚀刻湿法清洗之后， 硅基板应该被快速地引入在加载锁定中并且保持在清洁的真空机器内部。 如果硅晶片被引入真空系统中并且保持平放在基板支架或静电夹盘上，其将与其 支撑物物理和化学接触。因为与其支撑物的该物理和化学接触，存在硅晶片的表面污染的 重大风险。此外，如果晶片两面上的所有工艺在一个真空序列中完成，则它是有利的；否则， 如果晶片的一面被涂覆，在基板被拿回到空气时，另一面的蚀刻清洗钝化将受损并且将不 得不再次执行(其具有通过湿法蚀刻已经涂覆的晶片面而损坏的风险）。 我们在此将论述相当直接的解决方案，其在于保持基板的背面与作为背板的第二 电极之间的隙距。图2a图示等离子体反应器的一部分，其包括在基板11与背电极8之间的第 一隙距12并且其中基板11保持在基板载体13中与电极8电接触。在该配置中，基板背面仅经 由与基板载体13的边缘接触13 '来与电极8机械接触。然而，基板11的主体与面对其背面的 电极8处于电容关系中。基板上表面暴露于包括等离子体鞘6的等离子体5。在该配置中，横 向流动的RF电流首先跨过作为真空电容器的等离子体鞘6,随后跨过基板11。这是，对于跨 过基板11的RF电流的电阻(或电容阻抗)被忽略。RF电流还必须跨过由第一隙距12构成的额 外的电容器，或者可能地，在基板中水平地流动。 图2b表示图2a中示出的等离子体反应器的等效RF电路。在该等效电路中，等离子 体鞘6'和第一隙距12分别由电容器CjPC g描述。沿着基板11的表面的电流运输由欧姆平方 表达的方块电阻R□描述。等离子体RF电势由传导线15表示。接触电阻R c表示在边缘13 '处基 板11与基板载体13之间的电接触。由于基板保持方案布置为最小化恰好在晶片边缘处的接 触表面，合理的是假设R c非常大并且仅RF电流的可忽略的小部分流经接触点，因此大致上， 我们可以考虑基板为浮置的。在这样的情况下，跨基板前方的等离子体鞘6 '的驱动电压Ve3ff 与等离子体5和15与地8和13之间可用的全RF电压差Vrf之比可以经由等式（1)计算为在经典 电容分压器中： Veff / VrF - Gs 本文档来自技高网...
【技术保护点】
等离子体反应器容器（100），包括：真空腔室（30）；在所述真空腔室（30）中的第一电极（2）；在所述真空腔室（30）中、与所述第一电极（2）相对并且与所述第一电极（2）间隔的第二电极（8）；用于在所述真空腔室中提供反应工艺气体的装置（99）；电连接至所述第一或第二电极的其中之一的电源（33），用于将主RF电压施加至所述第一和第二电极（8）的其中之一，另一电极接地；包括导电材料的基板载体（13），所述基板载体（13）配置为与所述第二电极（8）电接触并且保持基板（11），使得所述基板的上表面和下表面的至少大部分未被所述等离子体反应器的任何部分触摸并且能够暴露于所述等离子体；其特征在于：所述反应器容器（100）还包括第三电极（16），所述第三电极（16）包括在所述基板载体（13）与所述第二电极（8）之间，其中所述第三电极（16）与所述第二电极（8）电绝缘；以及其中所述第三电极（16）和所述基板载体（13）布置为使得，在所述基板载体（13）保持基板（11）时，第一隙距（12）包括在所述基板（11）与所述第三电极（16）之间。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：OR肖杰伊，J施米特，F珍内雷特，
申请(专利权)人：依狄奥特股份公司，
类型：发明
国别省市：瑞士;CH
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。