E-Flash栅极形成方法技术

本发明专利技术公开了一种E-Flash栅极形成方法，包含：步骤一，在二氧化硅层上淀积存储阵列多晶硅以及栅极多晶硅层；再淀积一层氮化硅；步骤二，进行化学机械研磨；步骤三，移除氮化硅及二氧化硅；步骤四，淀积栅极硬掩膜；步骤五，进行栅极刻蚀。本发明专利技术在存储阵列多晶硅及栅极多晶硅层淀积完成之后，额外加入一层氮化硅层，通过氮化硅与多晶硅较高的选择比，作为化学机械研磨的终止层。研磨过程中存储阵列区域的栅极多晶硅层被完全去除，逻辑区域研磨终止于氮化硅层。通过CMP工艺，使得后续的淀积多晶硅回刻的硬掩膜在平面的结构上，解决了剥离缺陷的问题。

【技术实现步骤摘要】

本专利技术涉及半导体集成电路制造领域，特别涉及一种。
技术介绍
在90E_Flash项目的栅极多晶硅刻蚀的步骤分为两个步骤:存储阵列多晶硅刻蚀 和栅极多晶硅刻蚀，分别是刻掉存储阵列区域的多晶硅和定义逻辑区域的栅极。栅极多晶 硅层光刻前会淀积一层氧化硅层作为栅极刻蚀的硬掩膜，在栅极多晶硅刻蚀完会用湿法工 艺去除该层。 由于有存储阵列区域台阶高度的问题，在存储阵列区域的边缘在刻蚀完成后多晶 硅有侧墙状的结构。硬掩膜淀积后形成了 "侧墙"结构，如图1所示，图中的椭圆虚线圈即示 出了该"侧墙"。在栅极多晶硅刻蚀后，这种侧墙结构就会在后续的硬掩膜湿法刻蚀中剥离 出来，漂移到其他区域，形成缺陷。如图2所示。剥离缺陷会影响产品的性能，降低产品的良 率。 产生剥离缺陷的原因在于： 栅极侧墙硬掩膜剥离。回刻工艺消耗顶层的硬掩膜层及多晶硅，但保留了侧墙硬 掩膜;清洗工艺使硬掩膜层漂移到其他区域。
技术实现思路
本专利技术所要解决的技术问题是提供一种，解决E-Flash存储 器工艺中栅极刻蚀之后容易形成剥离的缺陷。 为解决上述问题，本专利技术所述的，包含如下的步骤： 步骤一，在二氧化硅层上淀积存储阵列多晶硅以及栅极多晶硅层;再淀积一层氮 化娃； 步骤二，进行化学机械研磨；步骤三，移除氮化硅及二氧化硅； 步骤四，淀积栅极硬掩膜； 步骤五，进行栅极刻蚀。 进一步地，所述步骤一中，氮化娃的厚度为100~200A。 进一步地，所述步骤二中，对硅片表面整体进行化学机械研磨。 进一步地，所述步骤三中，使用各向同性湿法刻蚀去除氮化硅层及二氧化硅层。 本专利技术在存储阵列多晶硅及栅极多晶硅层淀积完成之后，额外加入一层氮化硅 层，通过氮化硅与多晶硅较高的选择比，作为化学机械研磨的终止层。研磨过程中存储阵列 区域的栅极多晶硅层被完全去除，逻辑区域研磨终止于氮化硅层。通过CMP工艺，使得后续 的淀积多晶硅回刻的硬掩膜在平面的结构上，解决了剥离缺陷的问题。【附图说明】 图1是传统工艺栅极多晶硅硬掩膜淀积之后形成的"侧墙"结构示意图。 图2是"侧墙"剥离漂移引起的器件缺陷示意图。 图3~7是本专利技术工艺步骤示意图。图8是本专利技术工艺流程图。附图标记说明 1是氣化娃，2是概极多晶娃层，3是氧化娃。【具体实施方式】本专利技术所述的，包含如下的步骤： 步骤一，在二氧化硅层3上淀积存储阵列多晶硅以及栅极多晶硅层2;再淀积一层 厚度为100~200A氮化硅层1;如图3所示。 步骤二，进行化学机械研磨;对硅片表面整体进行化学机械研磨，由于表面形貌存 储阵列区是高于逻辑区，在最初研磨时，首先研磨存储阵列区，研磨至逻辑区时，逻辑区表 面的氮化硅作为了研磨终止指示层，即研磨到逻辑区氮化硅层时研磨终止。如图4所示。 步骤三，移除氮化硅及二氧化硅。使用各向同性湿法刻蚀去除氮化硅层及二氧化 娃层。如图5所示。 步骤四，淀积栅极硬掩膜。如图6所示。 步骤五，进行栅极刻蚀，形成栅极。如图7所示。 本专利技术在存储阵列多晶硅层及栅极多晶硅淀积完后，再额外淀积一层氮化硅层。 氮化硅层与多晶硅有很高的选择比，可以作为CMP的研磨终止层。此外，存储阵列表面的氮 化硅由于表面形貌的原理，在研磨初期受到的机械作用大，很容易被研磨掉。之后随着研磨 的进行，存储阵列区域的栅极多晶硅层都被研磨干净了，多晶硅层下面的存储阵列区域的 氧化硅和逻辑区域的氮化硅可以作为研磨终点的终止层。研磨结束以后，逻辑区域的多晶 硅和表面的氮化硅层都还保留，而存储阵列区域的多晶硅都研磨去除干净了。 在多晶硅CMP之后再通过各向同性湿法刻蚀，把硅片表面的氮化硅层和氧化硅去 除掉。通过CMP的工艺，避免了采用回刻工艺去除在存储阵列区域表面的栅极多晶硅时，在 存储阵列区和逻辑区域之间形成侧墙。使得后续淀积多晶硅回刻的硬掩膜都在平面结构 上，解决了剥离缺陷的问题。此外利用CMP工艺不同的表面形貌区域的研磨特性，只需增加 一步氮化硅研磨终止层，即可将存储阵列区域表面的多晶硅去除，而保留逻辑区域的多晶 硅。节约了一层光刻版，降低了成本。 以上仅为本专利技术的优选实施例，并不用于限定本专利技术。对于本领域的技术人员来 说，本专利技术可以有各种更改和变化。凡在本专利技术的精神和原则之内，所作的任何修改、等同 替换、改进等，均应包含在本专利技术的保护范围之内。【主权项】1. 一种，其特征在于:包含如下的步骤： 步骤一，在二氧化娃层上淀积存储阵列多晶娃W及栅极多晶娃层;再淀积一层氮化娃； 步骤二，进行化学机械研磨； 步骤Ξ，移除氮化娃及二氧化娃； 步骤四，淀积栅极硬掩膜； 步骤五，进行栅极刻蚀。2. 如权利要求1所述的，其特征在于:所述步骤一中，氮化娃的厚 度为100~200A。3. 如权利要求1所述的，其特征在于:所述步骤二中，对娃片表面 整体进行化学机械研磨。4. 如权利要求1所述的，其特征在于:所述步骤Ξ中，使用各向同 性湿法刻蚀去除氮化娃层及二氧化娃层。【专利摘要】本专利技术公开了一种，包含：步骤一，在二氧化硅层上淀积存储阵列多晶硅以及栅极多晶硅层；再淀积一层氮化硅；步骤二，进行化学机械研磨；步骤三，移除氮化硅及二氧化硅；步骤四，淀积栅极硬掩膜；步骤五，进行栅极刻蚀。本专利技术在存储阵列多晶硅及栅极多晶硅层淀积完成之后，额外加入一层氮化硅层，通过氮化硅与多晶硅较高的选择比，作为化学机械研磨的终止层。研磨过程中存储阵列区域的栅极多晶硅层被完全去除，逻辑区域研磨终止于氮化硅层。通过CMP工艺，使得后续的淀积多晶硅回刻的硬掩膜在平面的结构上，解决了剥离缺陷的问题。【IPC分类】H01L21/28, H01L21/8247【公开号】CN105552033【申请号】CN201511026566【专利技术人】程晓华 【申请人】上海华虹宏力半导体制造有限公司【公开日】2016年5月4日【申请日】2015年12月31日本文档来自技高网...

【技术保护点】
一种E‑Flash栅极形成方法，其特征在于：包含如下的步骤：步骤一，在二氧化硅层上淀积存储阵列多晶硅以及栅极多晶硅层；再淀积一层氮化硅；步骤二，进行化学机械研磨；步骤三，移除氮化硅及二氧化硅；步骤四，淀积栅极硬掩膜；步骤五，进行栅极刻蚀。

【技术特征摘要】

【专利技术属性】
技术研发人员：程晓华，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31