本发明专利技术公开了一种用于低电源电压条件下的电荷泵电路，由多级电路级联构成；每一级电路包括两个电阻、两个电容和两个PMOS晶体管；第一电阻的一端与第一电容的一端、第一PMOS晶体管的漏极和第二PMOS晶体管的栅极相连接；第二电阻的一端与第二电容的一端、第二PMOS晶体管的漏极和第一PMOS晶体管的栅极相连接。本发明专利技术能够在低供电电压条件下稳定可靠工作。
【技术实现步骤摘要】
本专利技术涉及一种电荷栗电路。特别是涉及一种用于低电源电压条件下的电荷栗电路。
技术介绍
随着半导体制造工艺和集成电路设计能力的不断进步，人们已经能够把包括处理器、存储器、模拟电路、接口逻辑甚至射频电路集成到一个芯片上，这就是系统级芯片(System-on-Chip，SoC)。随着数据吞吐量不断上升以及系统低功耗要求，系统级芯片核心电压(core vdd)逐步降低。目前而言，SoC系统的核心电压一般都在1.8V以下，并可以预见在不远的将来，将会进一步降低到1.5V，乃至1.2V。这就给模拟电路，特别是对电源电压敏感的电路，例如电荷栗电路的设计带来了巨大的挑战。在很多使用电荷栗的系统中不得不采用双电源供电的模式来解决上述矛盾，然而双电源供电使得芯片的电源系统更加复杂，电源网络设计，器件隔离以及ESD保护设计难度加大。因此设计一个可以在芯片核心电压下稳定可靠工作的电荷栗电路对于目前的SoC设计有十分重要的现实意义。
技术实现思路
本专利技术要解决的技术问题是提供一种用于低电源电压条件下的电荷栗电路，能够在低供电电压条件下稳定可靠工作。为解决上述技术问题，本专利技术的用于低电源电压条件下的电荷栗电路，由多级电路级联构成；每一级电路包括两个电阻、两个电容和两个PMOS晶体管；第一电阻的一端与第一电容的一端、第一PMOS晶体管的漏极和第二PMOS晶体管的栅极相连接；第二电阻的一端与第二电容的一端、第二 PMOS晶体管的漏极和第一 PMOS晶体管的栅极相连接。本专利技术中单级电路仅由电阻和PMOS晶体管构成，由于PMOS衬底可以同PMOS源端相连，因此不存在电压升高后由衬底偏置效应导致的阈值电压升高问题，从而保证了电荷转移效率不会随输出电压升高而急剧恶化。本专利技术利用子时钟互补特性，将两路原本各自独立的电荷通路，交叉相连，使得在时钟的正负相区间均有充电电流提供给输出端，这将有效的减小输出电压的波动。本专利技术针对PMOS可以消除衬底偏置效应的特性，采用互补时钟PMOS级联结构，通过串联电阻提高电荷转移效率，使电荷栗电路能够在低供电电压下稳定可靠工作，在基准时钟的正负周期均能稳定的为输出节点提供驱动。【附图说明】下面结合附图与【具体实施方式】对本专利技术作进一步详细的说明:图1是所述用于低电源电压条件下的电荷栗电路结构图。图2是相邻两级用于低电源电压条件下的电荷栗电路结构图。【具体实施方式】参见图1所示，所述用于低电源电压条件下的电荷栗电路，由多级电路级联构成；每一级电路包括两个电阻、两个电容和两个PMOS晶体管；第一电阻RZl的一端与第一电容Cl的一端、第一 PMOS晶体管PMl的漏极和第二 PMOS晶体管PM2的栅极相连接；第二电阻RZ2的一端与第二电容C2的一端、第二 PMOS晶体管PM2的漏极和第一 PMOS晶体管PMl的栅极相连接。由于PMOS晶体管衬底可以同PMOS晶体管源端相连接，因此不存在电压升高后衬底偏置效应导致的阈值电压升高问题，从而保证了电荷转移效率不会随输出电压升高而急剧恶化。所述低电源电压是指小于等于1.8V。所述电荷栗电路并行的两条电荷通路(一条电荷通路由第一电阻RZ1、第一电容Cl及第一 PMOS晶体管PMl组成；另一条电荷通路由第二电阻RZ2、第二电容C2及第二 PMOS晶体管PM2组成)的驱动时钟相位相差180度，并且各自通路上的电容节点同时为对方提供栅电压，两条电荷通路的电荷转移过程交替进行，保证了在任意的时钟半周期内均有充电电流提供给电荷栗输出，这样可以有效减小输出电压的波动。所述电荷栗电路在两个电容节点之间(例如，前后两级的电容Cl之间)，除了一个PMOS传输管外，还增加了一个电阻(例如，电阻RZl)，该电阻能有效的增加电荷传输效率。图2是相邻的两级电荷栗电路，具体的工作过程如下:在TO时刻，CKO点为高电平，CKl点为低电平，A点电位被耦合为高电平，同时B点电位为低电平，因此A点电荷可以经由PMOS晶体管MO (传输管，下同)转移至电容C2的上极板。在Tl时刻，CKO点为低电平，而CKl点为高电平，B点电荷经由PMOS晶体管Ml转移至电容C3的上极板；上述两个过程交替进行，在时钟的任意半周期均能向后级提供驱动。在TO时亥丨」，电容CO通过PMOS晶体管MO向电容C2转移电荷的同时，电容C3也在通过PMOS晶体管M3向后级转移电荷，电阻RZ的存在使得C点电平的升高不致过快，从而保证了电容C3上电荷能更加充分的转移。虽然本专利技术利用具体的实施例进行说明，但是对实施例的说明并不限制本专利技术的范围。本领域内的熟练技术人员通过参考本专利技术的说明，在不背离本专利技术的精神和范围的情况下，容易进行各种修改或者可以对实施例进行组合。【主权项】1.一种用于低电源电压条件下的电荷栗电路，其特征在于，由多级电路级联构成?’每一级电路包括两个电阻、两个电容和两个PMOS晶体管；第一电阻的一端与第一电容的一端、第一PMOS晶体管的漏极和第二PMOS晶体管的栅极相连接；第二电阻的一端与第二电容的一端、第二 PMOS晶体管的漏极和第一 PMOS晶体管的栅极相连接。2.如权利要求1所述的电荷栗电路，其特征在于:第一电阻RZl、第一电容Cl及第一PMOS晶体管PMl组成一条电荷通路；第二电阻RZ2、第二电容C2及第二 PMOS晶体管PM2组成另一条电荷通路；并行的两条电荷通路的驱动时钟相位相差180度，并且各自通路上的电容节点同时为对方提供栅电压，两条电荷通路的电荷转移过程交替进行，保证了在任意的时钟半周期内均有充电电流提供给电荷栗输出。【专利摘要】本专利技术公开了一种用于低电源电压条件下的电荷泵电路，由多级电路级联构成；每一级电路包括两个电阻、两个电容和两个PMOS晶体管；第一电阻的一端与第一电容的一端、第一PMOS晶体管的漏极和第二PMOS晶体管的栅极相连接；第二电阻的一端与第二电容的一端、第二PMOS晶体管的漏极和第一PMOS晶体管的栅极相连接。本专利技术能够在低供电电压条件下稳定可靠工作。【IPC分类】H02M3/07【公开号】CN105576962【申请号】CN201410617700【专利技术人】夏天 【申请人】上海华虹集成电路有限责任公司【公开日】2016年5月11日【申请日】2014年11月5日本文档来自技高网...
【技术保护点】
一种用于低电源电压条件下的电荷泵电路，其特征在于，由多级电路级联构成；每一级电路包括两个电阻、两个电容和两个PMOS晶体管；第一电阻的一端与第一电容的一端、第一PMOS晶体管的漏极和第二PMOS晶体管的栅极相连接；第二电阻的一端与第二电容的一端、第二PMOS晶体管的漏极和第一PMOS晶体管的栅极相连接。
【技术特征摘要】
【专利技术属性】
技术研发人员：夏天，
申请(专利权)人：上海华虹集成电路有限责任公司，
类型：发明
国别省市：上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。