用于具有不同图案密度的半导体器件的等栅极高度控制方法技术

一种形成半导体集成电路(IC)的方法，该半导体IC在不考虑在IC的不同区中具有不同图案密度的情况下具有基本相等的栅极高度，该方法包括：提供在IC的第一区中具有第一图案密度和在IC的第二区中具有第二图案密度的衬底；在衬底之上形成第一多晶硅层，该第一多晶硅层具有不均匀的上表面；在第一多晶硅层之上形成停止层，处理停止层以改变其相对于第一多晶硅层的蚀刻选择性；在停止层之上形成第二多晶硅层；去除第二多晶硅层、停止层和第一多晶硅层的顶部，第一多晶硅层的剩余部分具有平坦的上表面。本发明专利技术涉及用于具有不同图案密度的半导体器件的等栅极高度控制方法。

【技术实现步骤摘要】

本专利技术设及。
技术介绍
半导体集成电路（IC)工业已经历了快速发展。在运种发展的过程中，通常增大了 器件的功能密度，同时缩小了器件部件尺寸或几何尺寸。运种按比例缩小工艺通常通过提 高生产效率、降低成本、和/或改善性能来提供益处。运种按比例缩小工艺也增加了处理和 制造 IC的复杂度，并且为了要实现运些进步，需要在IC制造方面中的相似的发展。 半导体IC包括诸如使用光刻和图案化技术形成在IC的衬底中或上的晶体管、电 容器、电阻器和电感器的器件。根据IC的设计，运些半导体器件互连W实施不同的功能。在 常见的IC中，娃区被划分成诸多用于不同功能的区。由于不同功能需要不同设计的性质， 一些功能区具有比其他区更高的图案密度。例如，用于静态随机存取存储器（SRAM)的IC 区可比用于逻辑功能的区具有更高的图案密度。图案密度的不同可导致不期望的"负载效 应"。例如，在具有高图案密度的区中形成在衬底上的多晶娃层可厚于在具有低图案密度的 区中形成在衬底上的多晶娃层。多晶娃层的不均匀或其拓扑结构可给IC制造工艺带来不 利影响。在本领域中，需要解决不均匀图案密度导致的负载效应。【专利技术内本文档来自技高网...

【技术保护点】
一种形成半导体集成电路(IC)的方法，包括：提供在所述IC的第一区中具有第一图案密度并且在所述IC的第二区中具有第二图案密度的衬底；在所述衬底之上形成第一多晶硅层，所述第一多晶硅层具有不均匀的上表面；在所述第一多晶硅层之上形成停止层，处理所述停止层以改变所述停止层相对于所述第一多晶硅层的蚀刻选择性；在所述停止层之上形成第二多晶硅层；和去除所述第二多晶硅层、所述停止层和所述第一多晶硅层的顶部，所述第一多晶硅层的剩余部分具有平坦的上表面。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：林毓超，黄明杰，陈昭成，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71