一种可校正IQ失配的混频器电路制造技术

本发明专利技术公开了一种可校正IQ失配的混频器电路，其特征在于所述混频器电路包括：I路信号通道上的第一级混频器电路，Q路信号通道上的第二级混频器电路，以及分别给第一级混频器电路与第二级混频器电路提供直流偏置的偏置电路。本发明专利技术在传统混频器基础上，仅通过改变混频器开关导通特性，实现对IQ失配的校正，因此本发明专利技术的混频器电路具有结构简单的优点；本发明专利技术不含额外的校正级电路，因此具有不增加额外功耗，不增加额外噪声的优点；本发明专利技术是在传统混频器原有开关宽长比下，取出一部分宽长比用作调节，因此对于每个开关来说，其总的宽长比与传统混频器开关宽长比一样，不产生额外的寄生电容。

【技术实现步骤摘要】

本专利技术是一种可校正IQ失配的混频器电路。目的是基于传统混频器，实现对IQ失配的校正。
技术介绍
接收机电路广泛应用于无线通讯，卫星导航等领域，是接收处理射频信号的核心电路。接收机中一个重要的电路就是混频器，其主要功能是将射频信号下变频到中频信号，以便对信号进行放大、滤波等处理。在混频器电路中，由于版图不匹配、工艺误差等原因，中频I路信号与中频Q路信号之间，存在一定程度的失配。传统解决方案是，在混频器电路的后面接一级IQ校正电路，这样可以通过校正后面的IQ校正电路解决IQ失配问题。但额外的一级电路会产生额外的功耗，增加额外的噪声。本专利技术一种可校正IQ失配的混频器电路，在传统混频器基础上，不引进额外校正级电路，仅通过改变混频器开关导通特性，实现对IQ失配的校正。因此本专利技术的混频器电路具有结构简单，不增加额外功耗，不增加额外噪声的特点。
技术实现思路
本专利技术的一种可校正IQ失配的混频器电路，目的是基于传统混频器电路，实现对IQ失配的校正。本专利技术的一种可校正IQ失配的混频器电路是通过以下技术方案来实现的:一种可校正IQ失配的混频器电路，所述混频器电路包括:I路信号通道上的第一级混频器电路，Q路信号通道上的第二级混频器电路，以及分别给第一级混频器电路与第二级混频器电路提供直流偏置的偏置电路。优选的，所述第一级混频器电路，射频输入信号高电平为VRFIP，射频输入信号低电平为Vrfin ;本振输入信号尚电平为Vloip ,本振输入信号低电平为Vlciin ;直流偏置输入信号为Vbi;中频输出信号尚电平为Vifip,中频输出信号低电平为Vi?;所述第二级混频器电路，射频输入信号高电平为VRFIP，射频输入信号低电平为Vrfin;本振输入信号尚电平为V_p,本振输入信号低电平为Vlcw;直流偏置输入信号为Vbo ；中频输出信号尚电平为VlFOP,中频输出信号低电平为Vifon;所述的第一级混频器电路和第二级混频器电路，高电平输入电容CP的两端分别与射频输入信号高电平VRFIP和第一晶体管Ml、第二晶体管M2、第五晶体管M5、第六晶体管M6的漏端相连，低电平输入电容CN的两端分别与射频输入信号低电平VRFIN和第三晶体管M3、第四晶体管M4、第七晶体管M7、第八晶体管M8的漏端相连;第一级混频器电路本振输入信号高电平VLQIP通过第一电容C1和第一电阻R1组成的耦合电路与第一晶体管M1、第四晶体管M4的栅极相连，第一级混频器电路本振输入信号低电平VLQIN通过第二电容C2和第二电阻R2组成的耦合电路与第二晶体管M2、第三晶体管M3的栅极相连;第二级混频器电路本振输入信号高电平Vloqp通过第三电容C3和第三电阻R3组成的耦合电路与第五晶体管M5、第八晶体管M8的栅极相连，第二级混频器电路本振输入信号低电平Vloqn通过第四电容C4和第四电阻R4组成的耦合电路与第六晶体管M6、第七晶体管M7的栅极相连;第一级混频器电路中频输出信号高电平VIFIP与第一晶体管Ml、第三晶体管M3的源端相连，第一级混频器电路中频输出信号低电平VIFIN与第二晶体管M2、第四晶体管M4的源端相连;第二级混频器电路中频输出信号高电平乂工哪与第五晶体管M5、第七晶体管M7的源端相连，第二级混频器电路中频输出信号低电平ViFdN与第六晶体管M6、第八晶体管M8的源端相连。优选的，分别给第一级混频器电路与第二级混频器电路提供直流偏置的偏置电路为:电流源IBI与电阻RBI产生的参考电压VBI<5>，分别通过开关SWHI〈l-4>连接至Vbk1-4>，参考地通过开关SWLK1-4〉连接至VBia—4>;电流源IBQ与电阻RBQ产生的参考电压VBQ<5>，分别通过开关SWHQ〈l-4>连接至VB(K1—4>，参考地通过开关SWLQ〈l-4>连接至VB(K1—4> ；直流偏置电压VbI<1-4>、VbCK1-4>在参考电压VbI<5>、VbCK5>与参考地之间切换，实现开关的选通功能;通过控制IQ两路开关的选通，实现混频器IQ失配的校正。优选的，其中电阻R1-R4、电容C1-C4以及晶体管M1-M8组成阵列形式的调节电路，且调节比特位数相等，由第一电阻R1、第一电容C1与第一晶体管Ml组成的阵列形式的调节电路:其中第一晶体管阵列Ml〈l-5>的漏极均连接至输入电容CP，第一晶体管阵列Ml〈l-5>的源极均连接至中频输出信号高电平VlFIP;本振输入信号高电平Vloip分别通过第一电容阵列Cl〈l-5>与第一晶体管阵列Ml〈l-5>的栅极连接，直流偏置信号Vbi<1-5>分别通过第一电阻阵列Rl〈l-5>与第一晶体管阵列Ml〈l-5>的栅极连接。其余电路在上述方案的基础上，按照上述的的阵列排列规则，以相同的比特位和精度进行排列。本专利技术的优点在于:(1)本专利技术在传统混频器基础上，仅通过改变混频器开关导通特性，实现对IQ失配的校正，因此本专利技术的混频器电路具有结构简单的优点；(2)本专利技术不含额外的校正级电路，因此具有不增加额外功耗，不增加额外噪声的优点；(3)本专利技术是在传统混频器原有开关宽长比下，取出一部分宽长比用作调节，因此对于每个开关来说，其总的宽长比与传统混频器开关宽长比一样，不产生额外的寄生电容。【附图说明】图1是本技术方案的混频器电路图；图2是本技术方案混频器中的校正阵列电路图；图3是本技术方案的直流偏置电路图；【具体实施方式】下面结合附图与【具体实施方式】对本技术方案进一步说明如下:所述混频器包括I路信号通道上的第一级混频器电路，Q路信号通道上的第二级混频器电路，以及分别给第一级混频器电路与第二级混频器电路提供直流偏置的偏置电路。所述第一级混频器电路，射频输入信号高电平为VRFIP，射频输入信号低电平为Vrfin；本振输入信号高电平为Vuot ,本振输入信号低电平为Vlciin；直流偏置输入信号为Vbi ；中频输出信号高电平为VlFIP,中频输出信号低电平为VlFIN;所述第二级混频器电路，射频输入信号高电平为VRFIP，射频输入信号低电平为Vrfin；本振输入信号高电平为Vldop ,本振输入信号低电平为Vlqon；直流偏置输入信号为Vbq ；中频输出信号高电平为VlFQP,中频输出信号低电平为VlFQN;所述的第一级混频器电路和第二级混频器电路，高电平输入电容CP的两端分别与射频输入信号高电平VRFIP和第一晶体管Ml、第二晶体管M2、第五晶体管M5、第六晶体管M6的漏端相连，低电平输入电容CN的两端分别与射频输入信号低电平Vrfin和第三晶体管M3、第四晶体管M4、第七晶体管M7、第八晶体管M8的漏端相连;第一级混频器电路本振输入信号高电平VLQIP通过第一电容C1和第一电阻R1组成的耦合电路与第一当前第1页1 2 本文档来自技高网...

【技术保护点】
一种可校正IQ失配的混频器电路，其特征在于所述混频器电路包括：I路信号通道上的第一级混频器电路，Q路信号通道上的第二级混频器电路，以及分别给第一级混频器电路与第二级混频器电路提供直流偏置的偏置电路。

【技术特征摘要】

【专利技术属性】
技术研发人员：赵寅升，沈剑均，
申请(专利权)人：江苏星宇芯联电子科技有限公司，
类型：发明
国别省市：江苏;32