抗多节点翻转的存储单元制造技术

抗多节点翻转的存储单元，涉及集成电路技术领域。为了解决现有存储单元在辐射环境下不具备抵抗单粒子多节点翻转的能力，从而引起存储单元的存储状态改变的问题。该存储单元包括一号PMOS晶体管、二号PMOS晶体管、三号PMOS晶体管、四号PMOS晶体管、一号NMOS晶体管、二号NMOS晶体管、三号NMOS晶体管、四号NMOS晶体管、五号NMOS晶体管、六号NMOS晶体管、七号NMOS晶体管、八号NMOS晶体管，字线WL、位线BL和位线BLN。本发明专利技术所述的存储单元能够抵抗单粒子单一节点的翻转和单粒子多节点的翻转，防止SEU效应改变存储单元的存储状态，提高了系统的可靠性。适用于集成电路中。

【技术实现步骤摘要】

本专利技术涉及集成电路
，具体涉及抗辐射加固电路领域。
技术介绍
随着集成电路制造尺寸的不断减小，存储单元变得越来越容易受到辐射的影响，由辐射粒子引起的单粒子翻转(singleeventupset,SEU)已经成为了影响存储器尤其是静态随机存取储存器(staticrandomaccessmemory,SRAM)可靠性的重要因素之一。当辐射粒子穿过存储单元电路时，会在其径迹上电离出大量的电子-空穴对，其中靠近反偏P-N结的电子-空穴对将在电场的作用被分离到P-N节的两侧，进而影响P-N结两侧的电势，当P-N结两侧收集的电荷达到一定数量时，会导致存储电路的存储状态发生改变，即发生了单粒子翻转事件。DICE(DualInterlockedStorageCell)存储单元防止了单粒子单一节点翻转所引起的整个存储状态改变的现象，DICE存储单元在不增加太大面积的情况下，很好的解决了单粒子单一节点翻转的问题，因此在抗辐射加固领域得到了广泛的应用。但随着工艺尺寸的减小，存储单元的密度不断增加，使得单次单粒子效应不止影响电路中的某一单一节点，而是在电荷共享(chargesharing)的作用下，同时影响多个电路节点上的存储状态，即发生了单粒子的多节点翻转现象，而DICE存储单元，不具备抵抗单粒子多节点翻转的能力，从而引起DICE存储单元的存储状态改变。
技术实现思路
本专利技术是为了解决现有存储单元不具备抵抗单粒子多节点翻转的能力，从而引起存储单元的存储状态改变的问题，从而提供抗多节点翻转的存储单元。抗多节点翻转的存储单元，包括一号PMOS晶体管、二号PMOS晶体管、三号PMOS晶体管、四号PMOS晶体管、一号NMOS晶体管、二号NMOS晶体管、三号NMOS晶体管、四号NMOS晶体管、五号NMOS晶体管、六号NMOS晶体管、七号NMOS晶体管、八号NMOS晶体管，字线WL、位线BL和位线BLN；一号PMOS晶体管的源极、三号PMOS晶体管的源极、四号PMOS晶体管的源极和二号PMOS晶体管的源极连接并接电源，一号PMOS晶体管的漏极、三号PMOS晶体管的栅极和三号NMOS晶体管的漏极连接，一号PMOS晶体管的栅极连接七号NMOS晶体管的栅极，三号PMOS晶体管的漏极连接七号NMOS晶体管的源极，七号NMOS晶体管的漏极连接三号NMOS晶体管的栅极，七号NMOS晶体管和三号NMOS晶体管的公共端同时连接五号NMOS晶体管的漏极或源极中的任意一极、一号NMOS晶体管的漏极和二号NMOS晶体管的栅极，一号NMOS晶体管的栅极、二号NMOS晶体管漏极和四号NMOS晶体管的栅极连接，四号NMOS晶体管的源极、二号NMOS晶体管的源极、一号NMOS晶体管的源极和三号NMOS晶体管的源极连接并接地，四号NMOS晶体管的漏极同时连接一号PMOS晶体管和七号NMOS晶体管的公共端、四号PMOS晶体管的栅极和二号PMOS晶体管的漏极，一号NMOS晶体管、二号NMOS晶体管和四号NMOS晶体管的公共端同时连接六号NMOS晶体管的漏极或源极中的任意一极、八号NMOS晶体管的漏极，八号NMOS晶体管的栅极连接二号PMOS晶体管的栅极，八号NMOS晶体管和二号PMOS晶体管的公共端连接一号PMOS晶体管和三号NMOS晶体管的公共端，八号NMOS晶体管的源极连接四号PMOS晶体管的漏极；五号NMOS晶体管的漏极或源极中的另一极连接位线BLN，五号NMOS晶体管的栅极连接字线WL，六号NMOS晶体管的漏极或源极中的另一极连接位线BL，六号NMOS晶体管的栅极连接字线WL；节点S0为一号PMOS晶体管、三号PMOS晶体管和三号NMOS晶体管的公共端；节点S1为四号PMOS晶体管、二号PMOS晶体管和四号NMOS晶体管的公共端；节点QN为一号NMOS晶体管、二号NMOS晶体管和三号NMOS晶体管的公共端；节节点Q为一号NMOS晶体管、二号NMOS晶体管和四号NMOS晶体管的公共端。本专利技术所述的抗多节点翻转的存储单元，包括12个晶体管，其中PMOS晶体管有4个，NMOS晶体管有8个，五号NMOS晶体管和六号NMOS晶体管是存取晶体管，连接中不必区分五号NMOS晶体管和六号NMOS晶体管的漏极和源极，由字线WL来控制开关操作；一号PMOS晶体管、二号PMOS晶体管、三号PMOS晶体管、四号PMOS晶体管、七号NMOS晶体管和八号NMOS晶体管组成了上拉网络；一号NMOS晶体管、二号NMOS晶体管、三号NMOS晶体管和四号NMOS晶体管构成了下拉网络，本专利技术所述的输出节点是节点Q和节点QN，其中节点Q通过六号NMOS晶体管与位线BL相连接，而节点QN通过五号NMOS晶体管与位线BLN连接。本专利技术所述的存储单元能够抵抗单粒子单一节点的翻转和单粒子多节点的翻转，从而有效地降低了SEU效应对存储器的影响，防止SEU效应改变存储单元的存储状态，提高了系统的可靠性，本存储单元可以是微米存储单元或纳米存储单元。由于存储单元属于锁存器，因此本存储单元也是一个抗辐射锁存器的加固单元。附图说明图1是
技术介绍
中DICE存储单元的结构示意图。图2是具体实施方式一所述的抗多节点翻转的存储单元的结构示意图。图3是具体实施方式一中的存储单元的读写和保持操作的波形。图4为具体实施方式一中发生SEU时的仿真波形图。具体实施方式具体实施方式一：参照图2至图4具体说明本实施方式，本实施方式所述的抗多节点翻转的存储单元，包括一号PMOS晶体管P1、二号PMOS晶体管P2、三号PMOS晶体管P3、四号PMOS晶体管P4、一号NMOS晶体管N1、二号NMOS晶体管N2、三号NMOS晶体管N3、四号NMOS晶体管N4、五号NMOS晶体管N5、六号NMOS晶体管N6、七号NMOS晶体管N7、八号NMOS晶体管N8，字线WL1、位线BL2和位线BLN3；一号PMOS晶体管P1的源极、三号PMOS晶体管P3的源极、四号PMOS晶体管P4的源极和二号PMOS晶体管P2的源极连接并连接电源，一号PMOS晶体管P1的漏极、三号PMOS晶体管P3的栅极和三号NMOS晶体管N3的漏极连接，一号PMOS晶体管P1的栅极连接七号NMOS晶体管N7的栅极，三号PMOS晶体管P3的漏极连接七号NMOS晶体管N7的源极，七号NMOS晶体管N7的漏极连接三号NMOS晶体管N3的栅极，七号NMOS晶体管N7和三号NMOS晶体管N3的公共端同时连接五号NMOS晶体管N5的漏极或源极中的任意一极、一号NMOS晶体管N1的漏极和二号NMO本文档来自技高网...

【技术保护点】
抗多节点翻转的存储单元，其特征在于，包括一号PMOS晶体管(P1)、二号PMOS晶体管(P2)、三号PMOS晶体管(P3)、四号PMOS晶体管(P4)、一号NMOS晶体管(N1)、二号NMOS晶体管(N2)、三号NMOS晶体管(N3)、四号NMOS晶体管(N4)、五号NMOS晶体管(N5)、六号NMOS晶体管(N6)、七号NMOS晶体管(N7)、八号NMOS晶体管(N8)，字线WL(1)、位线BL(2)和位线BLN(3)；一号PMOS晶体管(P1)的源极、三号PMOS晶体管(P3)的源极、四号PMOS晶体管(P4)的源极和二号PMOS晶体管(P2)的源极连接并接电源，一号PMOS晶体管(P1)的漏极、三号PMOS晶体管(P3)的栅极和三号NMOS晶体管(N3)的漏极连接，一号PMOS晶体管(P1)的栅极连接七号NMOS晶体管(N7)的栅极，三号PMOS晶体管(P3)的漏极连接七号NMOS晶体管(N7)的源极，七号NMOS晶体管(N7)的漏极连接三号NMOS晶体管(N3)的栅极，七号NMOS晶体管(N7)和三号NMOS晶体管(N3)的公共端同时连接五号NMOS晶体管(N5)的漏极或源极中的任意一极、一号NMOS晶体管(N1)的漏极和二号NMOS晶体管(N2)的栅极，一号NMOS晶体管(N1)的栅极、二号NMOS晶体管(N2)漏极和四号NMOS晶体管(N4)的栅极连接，四号NMOS晶体管(N4)的源极、二号NMOS晶体管(N2)的源极、一号NMOS晶体管(N1)的源极和三号NMOS晶体管(N3)的源极连接并接地，四号NMOS晶体管(N4)的漏极同时连接一号PMOS晶体管(P1)和七号NMOS晶体管(N7)的公共端、四号PMOS晶体管(P4)的栅极和二号PMOS晶体管(P2)的漏极，一号NMOS晶体管(N1)、二号NMOS晶体管(N2)和四号NMOS晶体管(N4)的公共端同时连接六号NMOS晶体管(N6)的漏极或源极中的任意一极、八号NMOS晶体管(N8)的漏极，八号NMOS晶体管(N8)的栅极连接二号PMOS晶体管(P2)的栅极，八号NMOS晶体管(N8)和二号PMOS晶体管(P2)的公共端连接一号PMOS晶体管(P1)和三号NMOS晶体管(N3)的公共端，八号NMOS晶体管(N8)的源极连接四号PMOS晶体管(P4)的漏极；五号NMOS晶体管(N5)的漏极或源极中的另一极连接位线BLN(3)，五号NMOS晶体管(N5)的栅极连接字线WL(1)，六号NMOS晶体管(N6)的漏极或源极中的另一极连接位线BL(2)，六号NMOS晶体管(N6)的栅极连接字线WL(1)；节点S0为一号PMOS晶体管(P1)、三号PMOS晶体管(P3)和三号NMOS晶体管(N3)的公共端；节点S1为四号PMOS晶体管(P4)、二号PMOS晶体管(P2)和四号NMOS晶体管(N4)的公共端；节点Q为一号NMOS晶体管(N1)、二号NMOS晶体管(N2)和四号NMOS晶体管(N4)的公共端。...

【技术特征摘要】
1.抗多节点翻转的存储单元，其特征在于，包括一号PMOS晶体管(P1)、二号PMOS
晶体管(P2)、三号PMOS晶体管(P3)、四号PMOS晶体管(P4)、一号NMOS晶体管(N1)、
二号NMOS晶体管(N2)、三号NMOS晶体管(N3)、四号NMOS晶体管(N4)、五号
NMOS晶体管(N5)、六号NMOS晶体管(N6)、七号NMOS晶体管(N7)、八号NMOS
晶体管(N8)，字线WL(1)、位线BL(2)和位线BLN(3)；
一号PMOS晶体管(P1)的源极、三号PMOS晶体管(P3)的源极、四号PMOS晶
体管(P4)的源极和二号PMOS晶体管(P2)的源极连接并接电源，一号PMOS晶体管(P1)
的漏极、三号PMOS晶体管(P3)的栅极和三号NMOS晶体管(N3)的漏极连接，一号
PMOS晶体管(P1)的栅极连接七号NMOS晶体管(N7)的栅极，三号PMOS晶体管(P3)
的漏极连接七号NMOS晶体管(N7)的源极，七号NMOS晶体管(N7)的漏极连接三号
NMOS晶体管(N3)的栅极，七号NMOS晶体管(N7)和三号NMOS晶体管(N3)的公
共端同时连接五号NMOS晶体管(N5)的漏极或源极中的任意一极、一号NMOS晶体管
(N1)的漏极和二号NMOS晶体管(N2)的栅极，一号NMOS晶体管(N1)的栅极、二
号NMOS晶体管(N2)漏极和四号NMOS晶体管(N4)的栅极连接，四号NMOS晶体管
(N4)的源极、二号NMOS晶体管(N2)的源极、一号NMOS晶体管(N1)的源极和三
号NMOS晶体管(N3)的源极连接并接地，四号NMOS晶体管(N4)的漏极同时连接一
号PMOS晶体管(P1)和七号NMOS晶体管(...

【专利技术属性】
技术研发人员：肖立伊，齐春华，李安龙，王天琦，柳姗姗，
申请(专利权)人：哈尔滨工业大学，
类型：发明
国别省市：黑龙江;23