数据的处理装置、方法及控制信号的使能、处理电路制造方法及图纸

本发明专利技术公开了一种数据的处理装置、方法及控制信号的使能、处理电路，在上述方法中，处理电路，用于在检测到第一接口和第二接口同时从相同地址的比特单元读取数据，或者，检测到第一接口与第二接口在同一时刻分别对比特单元执行读取数据操作与写入数据操作的情况下产生冲突控制信号；控制电路，与处理电路相连接，用于采用冲突控制信号控制第一接口与第二接口在不同时刻从比特单元读取数据，或者，采用冲突控制信号控制第一接口与第二接口在不同时刻分别对比特单元执行读取数据操作与写入数据操作。根据本发明专利技术提供的技术方案，降低了读操作模式所产生的噪声、提高了比特单元的稳定性，同时还能够降低比特单元的依赖性。

【技术实现步骤摘要】

本专利技术涉及通信领域，具体而言，涉及一种数据的处理装置、方法及控制信号的使能、处理电路。
技术介绍
相关技术中，双接口静态存储器(DPSRAM)禁止接口A和接口B同时向相同地址的比特单元写入数据以防止发生数据重写。如果接口A和接口B均开放，那么SRAM需要更多的读操作式电流才能维持从相同地址的比特单元同时读取数据。在此种读操作模式下，需要接入两条甚至更多的位线由此会造成更大的噪音。这样会降低DPSRAM的读取速度并且容易引发异常以及限制Vccmin工作。由此可见，如果接口A和接口B同时向相同地址的比特单元写入数据会引发更大的噪音并且影响比特单元的稳定性。目前，对于上述问题，相关技术中所提出的解决方案仅是在用户使用接口A和接口B同时从相同地址的比特单元读取数据时发出告警，或者，从网络下载禁止接口A和接口B同时从相同地址的比特单元读取数据的软件开发工具包，但是上述解决方案难以有效地控制接口A和接口B同时从相同地址的比特单元读取数据。
技术实现思路
本专利技术提供了一种数据的处理装置、方法及控制信号的使能、处理电路，以至少解决相关技术中难以有效控制DPSRAM接口A和接口B同时从相同地址的比特单元读取数据或者在同一时刻接口A和接口B分别向相同地址的比特单元写入数据和读取数据的问题。根据本专利技术的一个方面，提供了一种数据的处理装置。根据本专利技术实施例的数据的处理装置包括：处理电路，用于在检测到第一接口和第二接<br>口同时从相同地址的比特单元读取数据，或者，检测到第一接口与第二接口在同一时刻分别对比特单元执行读取数据操作与写入数据操作的情况下产生冲突控制信号；控制电路，与处理电路相连接，用于采用冲突控制信号控制第一接口与第二接口在不同时刻从比特单元读取数据，或者，采用冲突控制信号控制第一接口与第二接口在不同时刻分别对比特单元执行读取数据操作与写入数据操作。优选地，处理电路包括：一个或多个异或门电路和一个或非门电路；每个异或门电路，均用于检测第一接口与第二接口是否同时从比特单元读取数据，或者，检测第一接口与第二接口是否在同一时刻分别对比特单元执行读取数据操作与写入数据操作；或非门电路，与一个或多个异或门电路相连接，用于在每个异或门电路均输出为是时，产生冲突控制信号。优选地，控制电路包括：第一传输门电路，用于对第一接口或第二接口在不同时刻读取的数据进行传输，或者，对第一接口或第二接口在不同时刻读取的数据或写入的数据进行传输；延时电路，其一端与第一传输门电路的一端相连接，其另一端与第二传输门电路的一端相连接，用于对除第一传输门电路传输的数据对应的接口之外的另一个接口读取或写入的数据进行延时传输，或者对第二传输门电路传输的数据进行延时处理；第二传输门电路，其另一端与第一传输门电路的另一端相连接，用于对经过延迟电路进行延时处理后的数据进行传输，或者，对从比特单元读取的数据进行传输。根据本专利技术的另一方面，提供了一种控制信号的使能电路。根据本专利技术实施例的控制信号的使能电路包括：一个或多个输入端，其中，每个输入端均包括：第一接口和第二接口，第一接口，用于接收向比特单元写入的第一数据或者从比特单元读取第一数据的第一地址信息，第二接口，用于接收向比特单元写入的第二数据或者从比特单元读取第二数据的第二地址信息；使能电路，与一个或多个输入端相连接，用于在检测到同一时刻比特单元的地址信息与第一地址信息或第二地址信息相同，或者，在检测到同一时刻第一地址信息与第二地址信息相同的情况下产生冲突控制信号；输出端，与使能电路相连接，用于输出冲突控制信号。优选地，使能电路包括：一个或多个异或门电路和一个或非门电路；每个异或门电路，均用于根据同一时刻比特单元的地址信息与第一地址信息或第二地址信息是否相同检测第一接口与第二接口是否同时从比特单元读取数据，或者，根据同一时刻第一地址信息与第二地址信息是否相同检测第一接口与第二接口是否在同一时刻分别对比特单元执行读取数据操作与写入数据操作，其中，一个或多个异或门电路与一个或多个输入端呈一一对应的关系；或非门电路，与一个或多个异或门电路相连接，用于在每个异或门电路均输出为是时，产生冲突控制信号。根据本专利技术的又一方面，提供了一种控制信号的处理电路。根据本专利技术实施例的控制信号的处理电路包括：输入端，用于接收冲突控制信号，其中，冲突控制信号是在第一接口和第二接口同时从相同地址的比特单元读取数据，或者，检测到第一接口与第二接口在同一时刻分别对比特单元执行读取数据操作与写入数据操作的情况下产生的；延时控制电路，与输入端相连接，用于根据冲突控制信号对第一接口或者第二接口中任一接口读取或写入的数据进行延时处理；输出端，与延时控制电路相连接，用于在不同时刻从比特单元读取数据，或者，在不同时刻分别从比特单元读取数据以及向比特单元写入数据。优选地，延时控制电路包括：第一传输门电路，用于第一接口或第二接口在不同时刻读取的数据进行传输，或者，对第一接口或第二接口在不同时刻读取的数据或写入的数据进行传输；延时电路，其一端与第一传输门电路的一端相连接，其另一端与第二传输门电路的一端相连接，用于对除第一传输门电路传输的数据对应的接口之外的另一个接口读取或写入的数据进行延时传输，或者对第二传输门电路传输的数据进行延时处理；第二传输门电路，其另一端与第一传输门电路的另一端相连接，用于对经过延迟电路进行延时处理后的数据进行传输，或者，对从比特单元读取的数据进行传输。根据本专利技术的再一方面，提供了一种数据的处理方法。根据本专利技术实施例的数据的处理方法包括：在检测到第一接口和第二接口同时从相同地址的比特单元读取数据，或者，检测到第一接口与第二接口在同一时刻分别对比特单元执行读取数据操作与写入数据操作的情况下产生冲突控制信号；采用冲突控制信号控制第一接口与第二接口在不同时刻从比特单元读取数据，或者，采用冲突控制信号控制第一接口与第二接口在不同时刻分别对比特单元执行读取数据操作与写入数据操作。优选地，在检测到第一接口和第二接口同时从比特单元读取数据的情况下产生冲突控制信号包括：检测在同一时刻第一接口接收到的读取数据的地址信息与第二接口接收到的读取数据的地址信息是否均为比特单元的地址信息；如果是，则产生冲突控制信号。优选地，在检测到第一接口与第二接口在同一时刻分别对比特单元执行读取数据操作与写入数据操作的情况下产生冲突控制信号包括：检测同一时刻在第一接口与第二接口中的其中一个接口接收到的读取数据的地址信息与另一个接口接收到的写入数据的地址信息是否均为本文档来自技高网...

【技术保护点】
一种数据的处理装置，其特征在于，包括：处理电路，用于在检测到第一接口和第二接口同时从相同地址的比特单元读取数据，或者，检测到所述第一接口与所述第二接口在同一时刻分别对所述比特单元执行读取数据操作与写入数据操作的情况下产生冲突控制信号；控制电路，与所述处理电路相连接，用于采用所述冲突控制信号控制所述第一接口与所述第二接口在不同时刻从所述比特单元读取数据，或者，采用所述冲突控制信号控制所述第一接口与所述第二接口在不同时刻分别对所述比特单元执行所述读取数据操作与所述写入数据操作。

【技术特征摘要】
1.一种数据的处理装置，其特征在于，包括：
处理电路，用于在检测到第一接口和第二接口同时从相同地址的比特单元读取数据，
或者，检测到所述第一接口与所述第二接口在同一时刻分别对所述比特单元执行读取数
据操作与写入数据操作的情况下产生冲突控制信号；
控制电路，与所述处理电路相连接，用于采用所述冲突控制信号控制所述第一接口
与所述第二接口在不同时刻从所述比特单元读取数据，或者，采用所述冲突控制信号控
制所述第一接口与所述第二接口在不同时刻分别对所述比特单元执行所述读取数据操作
与所述写入数据操作。
2.根据权利要求1所述的装置，其特征在于，所述处理电路包括：一个或多个异或门电路
和一个或非门电路；
每个异或门电路，均用于检测所述第一接口与所述第二接口是否同时从所述比特单
元读取数据，或者，检测所述第一接口与所述第二接口是否在同一时刻分别对所述比特
单元执行所述读取数据操作与所述写入数据操作；
所述或非门电路，与所述一个或多个异或门电路相连接，用于在每个异或门电路均
输出为是时，产生所述冲突控制信号。
3.根据权利要求1所述的装置，其特征在于，所述控制电路包括：
第一传输门电路，用于对所述第一接口或所述第二接口在不同时刻读取的数据进行
传输，或者，对所述第一接口或所述第二接口在不同时刻读取的数据或写入的数据进行
传输；
延时电路，其一端与所述第一传输门电路的一端相连接，其另一端与第二传输门电
路的一端相连接，用于对除所述第一传输门电路传输的数据对应的接口之外的另一个接
口读取或写入的数据进行延时传输，或者对所述第二传输门电路传输的数据进行延时处
理；
所述第二传输门电路，其另一端与所述第一传输门电路的另一端相连接，用于对经
过所述延迟电路进行延时处理后的数据进行传输，或者，对从所述比特单元读取的数据
进行传输。
4.一种控制信号的使能电路，其特征在于，包括：
一个或多个输入端，其中，每个输入端均包括：第一接口和第二接口，所述第一接
口，用于接收向比特单元写入的第一数据或者从所述比特单元读取所述第一数据的第一
地址信息，所述第二接口，用于接收向所述比特单元写入的第二数据或者从所述比特单
元读取所述第二数据的第二地址信息；
使能电路，与所述一个或多个输入端相连接，用于在检测到同一时刻所述比特单元
的地址信息与所述第一地址信息或所述第二地址信息相同，或者，在检测到同一时刻所
述第一地址信息与所述第二地址信息相同的情况下产生冲突控制信号；
输出端，与所述使能电路相连接，用于输出所述冲突控制信号。
5.根据权利要求4所述的电路，其特征在于，所述使能电路包括：一个或多个异或门电路
和一个或非门电路；
每个异或门电路，均用于根据同一时刻所述比特单元的地址信息与所述第一地址信
息或所述第二地址信息是否相同检测所述第一接口与所述第二接口是否同时从所述比特
单元读取数据，或者，根据同一时刻所述第一地址信息与所述第二地址信息是否相同检
测所述第一接口与所述第二接口是否在同一时刻分别对所述比特单元执行所述读取数据
操作与所述写入数据操作，其中，所述一个或多个异或门电路与所述一个或多个输入端
呈一一对应的关系；
所述或非门电路，与所述一个或多个异或门电路相连接，用于在每个异或门电路均
输出为是时，产生所述冲突控制信号。
6.一种控制信号的处理电路，其特征在于，包括：
输入端，用于接收冲突控制信号，其中，所述冲突控制信...

【专利技术属性】
技术研发人员：李智，姜敏，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31