半导体边界保护密封剂制造技术

本发明专利技术涉及半导体边界保护密封剂，其中，半导体封装包括包含有源电路层的半导体单元。半导体封装还包括有源电路层上的多个接合焊盘，多个接合焊盘被配置为连接至相应的外部导电连接器。半导体封装还包括填充有源电路层的凹槽边缘的保护密封涂层。保护密封涂层包含外部晶圆分离表面。

【技术实现步骤摘要】
【专利说明】半导体边界保护密封剂相关申请本申请要求于2014年10月20日提交的美国申请第14/518，947号和2014年8月15日提交的美国临时申请第62/037，899号的优先权，其全部内容通过引用结合于此。
本专利技术涉及半导体封装。
技术介绍
半导体封装可以是包含一个或多个半导体电子组件的金属壳、塑料壳、玻璃壳、或者陶瓷壳，也称为裸片或者集成电路(1C)。封装提供对冲击和腐蚀、以及环境因素(诸如湿气、氧化、高温、及污染物)的保护措施。电接触或者导线从封装伸出并被连接到其他装置和/或至中间的基板，或者直接至电路板。封装可以仅有两个导线或者接触用于诸如二极管的装置，或者在微处理器的情况下具有几百个导线或者接触。半导体封装可以是专用的独立装置，可以装配至最终产品的印刷电路板(PCB)或者印刷线路板(PWB)。1C可以连接至各种布置的基板，以及堆叠多层。另外，封装可以装配在其他封装之上以形成封装堆叠装置。半导体封装也可以装配至柔性电路，诸如胶带。具有几个特征与功能的用户产品变得更加复杂。另外，许多用户产品变得更小。因此，制造商利用封装替代作为在更小的区域或者体积中达到更多特征与功能的方法。半导体封装可以完全以晶圆级制造，包括以栅阵列配置制作单个1C、多级金属喷镀、封装、及焊球的粘接(或者其他传导性互连)。完成的晶圆然后被分离，即，分为单个的封装的1C。分离的通用方法是沿着1C之间的划片街区(saw street)锯切晶圆。晶圆划片完全切割穿过单个封装的1C。然而，锯切可能损伤接近切口的区域，尤其介质层与金属喷镀层。另外，由于在分离过程中的密封圈的损伤，裸片涂层可能变得与金属喷镀层分层。因此，分层可能穿透裸片的密封圈内部并且导致1C的最终失败。附加过程也可能导致分层继续传播。其他类型的分离包括隐形切片和等离子体切片。
技术实现思路
在实施方式中，半导体封装包括包含有源电路层的半导体单元。半导体封装还包括有源电路层上的多个接合焊盘，多个接合焊盘被配置为连接至相应的外部导电连接器。半导体封装还包括填充有源电路层的所有凹槽边缘的保护密封涂层。保护密封涂层包含外部晶圆分离表面(exter1r wafer-singulated surface，外部被单一化晶圆表面)。优选地，所述外部晶圆切割表面(exter1r wafer-cut surface，外部被切割晶圆表面)包括锯切、蚀刻或者激光改变的边缘的一个或多个。优选地，所述保护密封涂层至少部分地覆盖所述半导体单元的裸片(die)的周边。优选地，所述半导体封装进一步包括:焊球外部导电连接器。优选地，所述半导体封装进一步包括:接合线外部导电连接器。优选地，所述半导体封装进一步包括:附加保护密封涂层，围绕所述有源电路层上的所述外部导电连接器。优选地，所述半导体封装进一步包括:附加保护密封涂层，在所述半导体单元的非活性表面上。优选地，所述保护密封涂层减小或者消除围绕每个所述半导体单元的密封圈。在另一种实施方式中，半导体封装包括具有有源电路表面和非活性表面的半导体单元。半导体封装还包括沿着有源电路表面的所有暴露的边缘形成并且部分地沿着半导体单元的裸片边缘延伸的凹槽。半导体封装还包括填充在凹槽内并具有切割的、锯切的、蚀刻的、或者激光修改的外部表面的保护密封涂层。优选地，所述裸片边缘的剩余部分包含晶圆切割边缘。优选地，所述凹槽沿着所述半导体单元的所述裸片边缘延伸。优选地，所述保护密封涂层的所述切割的、锯切的、蚀刻的、或者激光改变的外表面沿着所述半导体单元的所述裸片边缘延伸。优选地，所述半导体封装进一步包括保护密封涂层，在所述半导体单元的所述非活性表面上。优选地，所述半导体封装进一步包括多个焊球，以球栅阵列在所述有源电路表面上。优选地，所述半导体封装包括焊线接合的半导体封装(wire-bondedsemiconductor package)。优选地，所述保护密封涂层取代围绕每个所述半导体单元的密封圈。在另一种实施方式中，制造半导体封装的方法包括将载带(carry tape)粘附至半导体晶圆的非活性表面。方法还包括在所述半导体晶圆的半导体单元之间切割或者蚀刻凹槽。凹槽通过半导体晶圆的有源电路层切割或者蚀刻。方法还包括将保护密封涂层材料施加到半导体单元之间的凹槽中，并通过保护密封涂层材料分离(singulate，单一化)半导体单元。优选地，所述方法进一步包括:将膜粘附至所述半导体晶圆的外部导电连接器；以及围绕所述外部导电连接器施加所述保护密封涂层材料。优选地，所述方法进一步包括穿过所述半导体单元之间的所述半导体晶圆切割或者蚀刻所述凹槽。优选地，所述凹槽通过切割与蚀刻步骤的组合来形成。优选地，所述施加发生在外部导电连接器连接至所述半导体单元之前。优选地，所述方法进一步包括照射并去除通过掩模中的开口暴露的所述保护密封涂层材料，所述开口对应于所述有源电路层的下面的接合焊盘。优选地，所述方法进一步包括:在仍以晶圆形式的封装之后或者作为分离的所述半导体单元的最后测试，利用裸片探测器测试所述半导体单元。在另一种实施方式中，制造半导体封装的方法包括将多个半导体器件以板条格式或阵列格式粘附至粘性载体。格式包含相邻的每对半导体器件之间的间隙。方法还包括在间隙内施加塑封料(mold compound)，其中，塑封料围绕所有暴露的有源电路边缘。方法还包括通过施加的塑封料分离多个半导体器件。优选地，所述方法进一步包括:将外部焊球连接至有源电路层的相应的接触焊盘；以及在所述有源电路层上施加所述塑封料以包围连接的所述外部焊球。优选地，所述方法进一步包括在所述有源电路层与施加至所述外部焊球的底表面的膜之间的所述有源电路层上施加所述塑封料。优选地，所述方法进一步包括:激光烧蚀施加至所述外部焊球的底表面的所述塑封料。优选地，所述方法进一步包括:通过暴露的裸片模套(exposed die chase)或者压模(compress1n mold)之一在所述间隙内和所述有源电路层上施加所述塑封料。优选地，所述方法进一步包括:在施加至所述多个半导体器件的背表面的所述塑封料上标记所述多个半导体器件。优选地，所述多个半导体器件包括重构的半导体器件。优选地，所述方法进一步包括:在以面板形式的裸片重构和铸模成型之后、在成型的面板被分成条状之后、或者作为分离的所述半导体器件的最后测试，测试所述多个半导体器件。已经通过总体介绍的方式提供了前述段落，但不旨在限制以下权利要求的范围。通过参照以下结合附图所做的详细描述，可更好地理解所描述的实施方式和另外的优点。【附图说明】本公开内容的更完整的评价和其许多附带的优点将容易地被获得，如同通过结合附图所考虑的以下详细描述而变得更好理解那样，其中:图1A至图1B分别是根据一种实施方式的1C晶圆与单个分离的(singulated) 1C的不意图；图2A至图2B是根据一种实施方式的1C的活性表面上的接合焊盘图案的示意图；图3A至图3D分别是根据一种实施方式的具有外部连接器的晶圆的截面图；图4A是根据一种实施方式的具有划片街区槽(sa当前第1页1 2 3 4 5 本文档来自技高网...

【技术保护点】
一种半导体封装，包括：半导体单元，包含有源电路层；在所述有源电路层上的多个接合焊盘，所述多个接合焊盘被配置为连接至相应的外部导电连接器；以及保护密封涂层，填充所述有源电路层的凹槽边缘，其中，所述保护密封涂层包含外部晶圆分离表面。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：赵子群，加伦·柯克帕特里克，罗立德，雷佐尔·拉赫曼·卡恩，施明煌，
申请(专利权)人：美国博通公司，
类型：发明
国别省市：美国;US