在功率岛边界处具有保护的系统、电路、芯片及方法技术方案

本发明专利技术提供集成电路，其中位于功率岛边界处的标准隔离单元还包括对瞬态电压进行箝位的保护装置。

【技术实现步骤摘要】
【国外来华专利技术】
本申请案涉及包括位于单个集成电路内部的多个独立加电的"功率岛"的系统及集 成电路。背景技水许多便携式电子系统严重地受限于电池寿命。举例来说，用户不喜欢笨重的手机， 但用户也不愿其手机电力耗尽并关机。 一种用以改进电池寿命的方式是增加便携式系统 中的电子组件的能量效率。由于低功率集成电路的限制条件已变得越来越严，所以功率岛的技术已变得更为重 要。在此技术中，仅在"根据需要"的基础上使集成电路的一些部分加电。应注意，功率岛技术与智能型功率技术有很大不同。请参见(例如)智能型功率集 成电路(Smart Power ICs)(第二版，穆拉里(Murari)等人，1995年)。在智能型功率 技术中，在正常电源电压下操作的逻辑或混合信号级被组合在具有较高电压驱动器电路 的同一芯片中。通常使用不会在纯逻辑或混合信号芯片中使用的特殊装置结构以准许使 用高电压及低电压区域两者。使用芯片上功率岛具有降低功率消耗的许多优势，但本专利技术者已认识到还存在一些 惊人的困难，所述困难通过本申请案中所描述的各种专利技术来解决。现将描述本专利技术的一些要点，随后是对那些要点的益处的进一步阐释。
技术实现思路
本申请案揭示用于功率岛结构的新方法向隔离电路添加过电压及/或欠电压保护。说明书第2/8页优选地，在跨越功率岛边界的每条线上使用包括保护电路的隔离电路。下文详述对于此的一些可能的例外情况，连同许多其它实施方案细节、修改及变化。以下是一些进一步背景以及对优势的阐释，其未必限制所主张的专利技术中的任一者。 通常在功率岛的边界处(及别处)使用隔离，以抑制未知状态或瞬态的传播。隔离单元可迫使线为低，或迫使其为高，或(较不常见)保持所述线的最后有效状态。长期以来，业内已在集成电路的外部连接处使用过电压及过电流保护。然而，本专利技术人已认识到，由于縮放，现必须在集成电路的内部节点处同样解决这些问题中的一些问题。这由若干因素促成。 一者是现在由电池供电的应用中进行操作通常所需要的极低操 作电压。相关一者是，装置縮放己产生愈加易碎的装置结构。另一因素是，对功率岛自 身的功率切换可能在局部线中引入瞬态。另一因素是，对于稳固的设计实践，使芯片设 计者无需研究详细规格来了解所使用的电路的每一块的瞬态电压产生及易损性是有用 的。另一因素是，无论如何在包括功率岛的设计中常规地使用标准隔离单元块，因此向 隔离单元中添加过电压保护使设计更具稳固性，这对于工程人力或周转时间具有非常小 的负担。所揭示的创新在具有功率岛的设计中用受保护隔离单元取代标准隔离单元。在一类 实施例中，针对跨越功率岛边界的每个数字线使用受保护隔离单元。在另一类实施例中， 除了其中特别不希望有偏斜或相移的时钟线以外，针对跨越功率岛边界的每个数字线使 用受保护隔离单元。在各种实施例中，所揭示的创新提供至少以下优点中的一者或一者以上 经改进的可靠性。 较不易于受到由芯片上切换引起的瞬态的影响。较不需要软化芯片上切换转变。 对所引发的瞬态具有较强抗扰性(其中芯片上导体充当寄生天线，且由外部电磁 场驱动)。 没有额外的工程负担。 更易于在芯片设计内使用现有或外部设计块。 附图说明将参看附图描述所揭示的专利技术，所述附图展示本专利技术的重要样本实施例且所述附图 以引用的方式并入本说明书中，其中8图1展示在当前优选实施例中添加到适当隔离单元中的保护电路的实例。 图2展示如何优选地将图1的保护级与功率岛边界处的信号隔离相组合。 图3展示芯片的实例，其中已有利地使用图1的单元。图4是图3的芯片内的特定实例的细节图，其中有利地使用如图2中的隔离。 图5A是关闭功率岛的大体顺序的流程图，且图5B为恢复功率的大体顺序的流程图。具体实施例方式将特定参看当前优选实施例(以实例方式而非限制方式)来描述本申请案的众多创 新教示。逻辑隔离控制(隔离开启岛与关闭岛的效应)在优选实施例中，物理上可用模拟功率选通/切换单元来完成逻辑模块及RAM块的 岛掉电。然而，需要仔细考虑以确保在岛功率移除、未经供电的逻辑待机及向一个或一 个以上岛重新施加功率期间维持控制器的剩余部分的逻辑状态。图l展示当前优选实施例中添加到适当隔离单元的保护电路的实例。所说明的结构 展示了用于两条线0UT1及OUT2的过电压/欠电压箝位。(OUT1及OUT2的其它连接 不受此块影响)。由从OUT1到接地的电容器及从OUT2到接地的另一电容器提供隔离 组件。这提供了完全受保护的隔离单元100。在此配置中，如果OUT1超出正电源电压 VDD的量超过二极管压降，则MNI2将接通以将OUT1下拉到VDD+VTN。类似地，如 果OUT1低于接地的量超过二极管压降，则MNI1将接通以将OUT1上拉到-VTN。在当 前优选实施例中，MN1及MN2具有6:1的W/L比率，但此比率可大到布局所准许的程 度。优选地，此比率为至少3:1，以提供充分低的箝位阻抗。图2展示如何优选地将图1的保护级与功率岛边界处的信号隔离相组合。在此实例 中，将隔离逻辑简单地展示为OR，但当然，如果需要的话，可使用许多其它逻辑关系。 在此实例中，来自功率岛200的逻辑输出不仅由隔离门选通，而且还由箝位电路100箝 位。在此实例中，展示从功率岛到始终开启逻辑的单个线，但所说明的实施方案还可应 用于独立功率岛之间的隔离。因此，图2展示受保护隔离块100'的实例。图3展示其中已有利地使用图1的单元的芯片的实例。举例来说，请注意NVM与 密码块之间的菱形块；下文更详细地论述这些块。此特定设计包括多个动态切换的功率 岛，但这些功率岛的详细操作对于理解所揭示的受保护隔离块100'的操作来说并非必需 的。图4是其中有利地使用如图2中的隔离的图3芯片内的特定实例的细节图。此实例 展示图3的非易失性存储器406 ( "NVM")与密码逻辑408之间的接口的细节。请注 意，如也在图3中所展示，密码逻辑408在动态功率岛内部。可在操作期间接通及断开的功率岛需要特殊的时钟及复位定序，连同逻辑隔离及隔 离移除，以避免假信号或不确定性状态。此处提供对所需顺序的简要描述。如图5A中所展示，在此实例中，关闭功率岛的大体顺序为 (步骤210)确定通往/来自待关闭的功率岛的所有待决事务均已完成且与所述 岛的接口为闲置的。 (步骤220)隔离来自将被关闭的功率岛的输出信号。(可选步骤230)软复位待关闭的功率岛(且保持复位)。(可选步骤240)停用对将被关闭的功率岛的时钟。(步骤250)隔离来自将被关闭的功率岛的输入信号。(步骤260)切断对岛的功率传递。所有这些步骤(尤其是步骤260)伴随有使用(例如)类似图l所示的级100的级 对过电压或欠电压进行箝位的重要同时动作270。 如图5B中所示，大体恢复顺序将为 (步骤310)检査岛软复位、时钟门及隔离单元控制位为开启的且与岛的接口仍 处于闲置状态 (步骤320)接通对所述岛的功率传递。(从步骤A开始，仍对岛驱动复位，阻 断时钟且仍隔离岛输出) (步骤330)移除对来自功率岛的输入信号的隔离。 (步骤340)启用对岛的时钟(同时岛仍保持复位) (步骤350)移除对来自功率岛的输出信号的隔离(同时岛仍保持复位) (步骤360)移除对功率岛的复位 (步骤370)开始使用所述岛进行事务所有这些步骤(尤其是步本文档来自技高网...

【技术保护点】
一种用于操作含有多个功率岛的集成电路的方法，其包含以下动作：　ａ）在功率岛边界处对至少一些数字信号的电压进行箝位；及　ｂ）在所述功率岛边界处对至少一些数字信号进行隔离；　其中由相应受保护隔离单元针对相应边界处的相应线共同执 行所述动作（ａ）及（ｂ）。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：达尔明吉恩，布赖恩张，史蒂夫斯卡拉，
申请(专利权)人：桑迪士克股份有限公司，
类型：发明
国别省市：US[美国]