本发明专利技术提供了一种CDR中基于三级流水线的高速QC-LDPC编码器，该编码器包括1个I型后向迭代电路、1个高密度矩阵与向量的乘法器和1个II型后向迭代电路。高密度矩阵与向量的乘法器实现高密度矩阵与向量的乘法运算，I型和II型后向迭代电路都实现后向迭代运算。整个编码过程划分为3级流水线。本发明专利技术提供的CDR系统中1/4码率高速QC-LDPC编码器具有结构简单、成本低、吞吐量大等优点。
【技术实现步骤摘要】
本专利技术涉及信道编码领域，特别涉及一种⑶R(ChinaDigitalRadio)系统中基于 三级流水线的高速QC-LDPC编码器。
技术介绍
低密度奇偶校验（Low-DensityParity-Check,LDPC)码是高效的信道编码技术 之一，而准循环〇^(：(〇皿8^7(31丨(3〇^(：，〇(：-〇^〇码是一种特殊的0^(：码。〇(：-〇^(：码 的生成矩阵G和校验矩阵Η都是由循环矩阵构成的阵列，具有分段循环的特点，故被称为 QC-LDPC码。循环矩阵的首行是末行循环右移1位的结果，其余各行都是其上一行循环右 移1位的结果，因此，循环矩阵完全由其首行来表征。通常，循环矩阵的首行被称为它的生 成多项式。 ⑶R标准采用系统形式的QC-LDPC码，其生成矩阵G的左半部分是一个单位矩阵， 右半部分是由eXc个bXb阶循环矩阵彡i〈e,e彡j〈t,t=e+c)构成的阵列，如下 所示： 其中，I是bXb阶单位矩阵，0是bXb阶全零矩阵。G的连续b行和b列分别被称 为块行和块列。由式（1)可知，G有e块行和t块列。⑶R标准采用了一种码率η= 1/4 的QC-LDPC码，对于该码，t= 36,e= 9,c= 27,b= 256。 ⑶R标准中1/4码率QC-LDPC编码器的现有解决方案是基于27个I型移位寄存器 加累加器（Type-IShift-Register-Adder-Accumulator，SRAA_I)电路的串行编码器。由 27个SRAA-I电路构成的串行编码器，在2304个时钟周期内完成编码。该方案需要13824 个寄存器、6912个二输入与门和6912个二输入异或门，还需要62208比特ROM存储循环矩 阵的生成多项式。该方案有两个缺点：一是需要大量存储器，导致电路成本高；二是串行输 入信息比特，编码速度慢。
技术实现思路
⑶R系统中1/4码率QC-LDPC编码器的现有实现方案存在成本高、编码速度慢的缺 点，针对这些技术问题，本专利技术提供了一种基于三级流水线的高速QC-LDPC编码器。 如图2所示，通信系统中基于三级流水线的高速QC-LDPC编码器主要由3部分组 成型后向迭代电路、高密度矩阵与向量的乘法器和II型后向迭代电路。编码过程分3步 完成：第1步，使用I型后向迭代电路计算向量q和X;第2步，使用高密度矩阵与向量的乘 法器计算部分校验向量px;第3步，使用II型后向迭代电路计算部分校验向量py，从而得到 校验向量P= (Px，Py)。 本专利技术提供的⑶R系统中1/4码率高速QC-LDPC编码器结构简单，能在显著提高 编码速度的条件下，减少存储器，从而降低成本，提高吞吐量。 关于本专利技术的优势与方法可通过下面的专利技术详述及附图得到进一步的了解。【附图说明】 图1是行列交换后近似下三角校验矩阵的结构示意图； 图2是基于二级流水线的QC-LDPC编码过程； 图3是循环左移累加器RLA电路的功能框图； 图4是由1个RLA电路构成的一种高密度矩阵与向量的乘法器； 图5是I型后向迭代电路； 图6给出了矩阵Q中非零循环矩阵所在的块位置及其循环右移位数； 图7是II型后向迭代电路； 图8给出了矩阵Y中非零循环矩阵所在的块位置及其循环右移位数； 图9总结了编码器各编码步骤以及整个编码过程所需的硬件资源和处理时间。【具体实施方式】 下面结合附图对本专利技术的较佳实施例作详细阐述，以使本专利技术的优点和特征能更 易于被本领域技术人员理解，从而对本专利技术的保护范围作出更为清楚明确的界定。 循环矩阵的行重和列重相同，记作w。如果w= 0,那么该循环矩阵是全零矩阵。如 果w= 1，那么该循环矩阵是可置换的，称为置换矩阵，它可通过对单位矩阵I循环右移若干 位得到。QC-LDPC码的校验矩阵Η是由cXt个bXb阶循环矩阵&k (1彡j彡c，1彡k彡t，t =e+c)构成的如下阵列： 通常情况下，校验矩阵Η中的任一循环矩阵要么是全零矩阵（w= 0)要么是置换 矩阵Ο= 1)。令循环矩阵Hjik的首行g_jik= (g_jikil,g_jiki2,…，g_jikib)是其生成多项式，其中 0或1 (1彡m彡b)。因为Η是稀疏的，所以g]ik只有1个'1'，甚至没有'1'。 对于⑶R系统中1 /4码率的QC-LDPC码，Η的前9块列对应的是信息向量a，后27块 列对应的是校验向量P。以b比特为一段，信息向量a被等分为9段，即a= (aDa；；，···，；；)）； 校验向量P被等分为27段，即p= (Pdp2，…，p27)。 对校验矩阵Η进行行交换和列交换操作，将其变换成近似下三角形状HAW，如图1 所示。行列交换的过程如下：第1步，进行块列交换，前9块列保持不动，后27块列重新排 序，它们分别对应原来的第 22、13、11、24、15、17、14、21、16、29、30、10、12、26、25、19、31、35、 18、36、32、33、34、20、23、27、28块列；第2步，对所有块行进行块行交换，它们分别对应原 来的第 20、4、26、16、2、17、3、12、24、11、6、18、7、27、1、22、14、5、13、23、19、21、15、10、8、25、9 块行；第3步，将27块行中的置换矩阵分别循环左移167、227、130、81、149、72、189、128、3、 236、111、39、81、180、42、171、184、217、130、41、190、7、248、145、97、138、96 位。 在图1中，所有矩阵的单位都是b= 256比特而不是1比特。A是由26X9个bXb 阶循环矩阵构成，B是由26XI个bXb阶循环矩阵构成，T是由26X26个bXb阶循环矩 阵构成，C是由1X9个bXb阶循环矩阵构成，D是由1X1个bXb阶循环矩阵构成，E是由 1X26个bXb阶循环矩阵构成。T是下三角矩阵，u= 1反映了校验矩阵HAW与下三角矩 阵的接近程度。在图1中，矩阵A和C对应信息向量a，矩阵B和D对应一部分校验向量px =Ρι，矩阵τ和E则对应余下的校验向量口￥= (p2，p3，…，p27)。p= (px，py)。上述矩阵和 向量满足如下关系： ρχτ=Φ(ET (3) p/=T'(Aa^Bp/) (4) 其中，Φ=(ET4+D) \上标"和1分别表示转置和逆。众所周知，循环矩阵的逆、 乘积、和仍然是循环矩阵。因此，Φ也是由循环矩阵构成的阵列。虽然矩阵Ε、Τ、Β和D都 是稀疏矩阵，但通常情况下Φ不再稀疏而是高密度的。 令qT=T-1AaT，xT=EqT+CaT以及ρχτ=Φχτ。 向量q和χ可由下式计算得到： -旦计算得出px，式（4)可改写为： τ =Yτ = 0 (7) 其中， Υ= (8) 因为Q和Υ与Τ一样都是下三角矩阵，所以式（5)中的和式（7)中的？￥都 可采用后向迭代的计算方式。 Φ涉及高密度矩阵与向量的乘法，而Q和Y涉及后向迭代计算。根据以上讨论，可 给出一种基于三级流水线的QC-LDPC编码过程，如图2所示。 ρχτ=Φχτ等价于ρχ=χΦτ。令χ= (χ。x2,…，xuXb)。定义u比特向量sn = (xn,xn+b，…，xn+(u1)xb)，其中1彡η彡b。令Φ』（1彡j彡u)本文档来自技高网...
【技术保护点】
一种CDR中基于三级流水线的高速QC‑LDPC编码器，1/4码率QC‑LDPC码的校验矩阵H是由c×t个b×b阶循环矩阵构成的阵列，其中，c＝27，t＝36，b＝256，e＝t‑c＝9，校验矩阵H通过行列交换变换成近似下三角形状，可划分为6个子矩阵，H=ABTCDE,]]>A是由26×9个b×b阶循环矩阵构成，B是由26×1个b×b阶循环矩阵构成，下三角矩阵T是由26×26个b×b阶循环矩阵构成，C是由1×9个b×b阶循环矩阵构成，D是由1×1个b×b阶循环矩阵构成，E是由1×26个b×b阶循环矩阵构成，Φ＝(ET‑1B+D)‑1是由1×1个b×b阶循环矩阵构成，Φ1是由ΦT的循环矩阵生成多项式构成的1×b阶矩阵，其中，上标Τ和‑1分别表示转置和逆，Q=AT0CEI]]>是由27×36个b×b阶循环矩阵Qj,k构成，其中，I是单位矩阵，0是全零矩阵，1≤j≤27，1≤k≤36，非零循环矩阵Qj,k相对于b×b阶单位矩阵的循环右移位数是sj,k，其中，0≤sj,k<b，Y＝[A B T]是由26×36个b×b阶循环矩阵Yj,k构成，其中，1≤j≤26，1≤k≤36，非零循环矩阵Yj,k相对于b×b阶单位矩阵的循环右移位数是sj,k，其中，0≤sj,k<b，A和C对应信息向量a，矩阵B和D对应一部分校验向量px，矩阵T和E则对应余下的校验向量py，校验向量p＝(px,py)，以b比特为一段，信息向量a被等分为9段，即a＝(a1,a2,…,a9)，校验向量p被等分为27段，即p＝(p1,p2,…,p27)，px＝p1，py＝(p2,p3,…,p27)，向量q被等分为26段，即q＝(q1,q2,…,q26)，向量x被等分为1段，即x＝q27，[q x]＝(q1,q2,…,q27)，其特征在于，所述编码器包括以下部件：I型后向迭代电路，由36个b比特寄存器R1,1,R1,2,…,R1,36和27个多输入模2加法器A1,1,A1,2,…,A1,27组成，用于计算向量q和x；高密度矩阵与向量的乘法器，由1个查找表L1、2个b比特寄存器R2,1和R2,2以及1个b位二输入异或门X2,1组成，用于计算部分校验向量px，查找表L1存储可变的1比特向量与固定的矩阵Φ1的所有可能乘积；II型后向迭代电路，由36个b比特寄存器R3,1,R3,2,…,R3,36和26个多输入模2加法器A3,1,A3,2,…,A3,26组成，用于计算部分校验向量py，从而得到校验向量p＝(px,py)。...
【技术特征摘要】
【专利技术属性】
技术研发人员：张鹏，
申请(专利权)人：荣成市鼎通电子信息科技有限公司，
类型：发明
国别省市：山东;37
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。