本发明专利技术提出了一种异步电路系统对同步随机存储器的写入电路和读取电路，该异步电路系统采用双轨四相握手协议。该写入电路包括写允许开启电路部分、写入地址和写入数据转换传输电路部分、写启动和写完成应答电路部分。该读取电路包括读允许开启电路部分、读取地址和读取数据转换传输电路部分、读开启和读完成应答电路部分。采用本发明专利技术的写入电路和读取电路连接后，异步电路系统对同步随机存储器的读写完全符合四相双轨握手协议，完整地将同步随机存储器插入四相双轨握手协议的传输链中，同时将读取时数据延迟输出完全封装在读取电路中，不需要对原有的符合四相双轨握手协议的异步电路系统进行调整。
【技术实现步骤摘要】
本专利技术属于接口电路
，涉及一种接口电路，尤其是写入电路和读取电路。
技术介绍
目前大部分数字电路设计都采用同步方式，即同步电路。同步电路的设计基于以 下两个基本假设来简化：电路中的所有信号都采用二进制；所有的模块都共享一个公共的 离散时序，该时序由分布于整个电路中的全局时钟信号来定义。 而异步数字电路，简称异步电路，本质上和同步电路不同；虽然也采用二进制信 号，但没有公共的离散时序，不需要全局时钟。异步电路一般通过握手协议实现不同部件之 间的数据同步、通信以及运算顺序。和同步电路相比，异步电路没有高频时钟，而且电路的 翻转只在输入数据发生改变时进行；同时，和同步电路不同，异步电路不需要用寄存器对组 合逻辑的输出进行同步。因此，异步电路具有低功耗、高速、低电磁噪声辐射、易模块化和易 重用的特点，是一种典型的绿色电路。 由于异步电路具有上述优点，最近几年越来越受到重视，一些异步CMOS数字集成 电路也逐渐占领市场，如智能卡市场，异构多核处理器市场等。但目前异步电路在CMOS集 成电路设计当中尚存在异步IP模块缺乏的问题，特别是随机存储器缺乏的问题。随机存储 器在大部分异步电路系统中都要用到。目前CMOS异步集成电路设计当中通常采用寄存器 或锁存器进行设计从而导致电路复杂且功耗较高；也可以采用全定制的方法设计，这种方 法设计过程繁琐复杂，而且需要针对特定的集成电路制造工艺进行，可移植性较差。同时， 采用这些方法设计得到的随机存储器可测试性较差，不利于大规模生产。 因此，如果异步电路系统中能采用现有的同步电路中成熟的、具有较好可测性的 同步随机存储器模块，将极大地降低异步电路系统的设计与制造成本。 在异步电路中最常用的一种握手协议是四相双轨握手协议。四相双轨握手协议是 指采用双轨编码方式和四相信号传输协议进行握手通信。双轨编码是指通过使用两条线表 示一个信息位的方式将请求信号与数据信号放在一起编码，形成用于通信的信号，即用两 条导线来表示一位信息X。其中一条导线X. t表示逻辑1 (或真值），另一条导线X. f表示 逻辑〇 (或假值）。lx. t，X. f} = {1，0}和{x. t，X. f} = {0, 1}为"有效"状态，分别表示1 和0 ; {x. t, X. f} = {0, 0}表示"空"状态；而{x. t, X. f} = {1，1}在协议中不使用。四相信 号传输协议需要有置低电平的步骤并且是电平敏感的，所以又被称为归零信号传输协议或 电平敏感信号传输协议。四相信号传输协议完成一个握手过程需要四个步骤：发送端发出 数据并将请求信号置为高电平；接收端接收数据并将应答信号置为高电平；发送端响应接 收端并将请求信号置为低电平；接收端响应发送端并将应答信号置为低电平。四相双轨握 手通道如图1所示；四相双轨握手协议的通信步骤如图2所示。 第一步发送端开始发送有效信息，对于只有一个信息位的情况，即发送{x. t，X. f} ={1，0}或{x. t，X. f} = {0, 1}状态。 第二步接收端收到信息后，对于多个信息位的情况，需要等到所有信息位的通道 都变为"有效"状态后，将应答信号置为高电平。 第三步发送端收到应答信号（即应答信号为高）后发送"空"状态信息，即对于单 个信息位的情况即lx. t，x.f} = {0,0}状态，对于多个信息位的情况需要将所有信息位的 通道都置为"空"状态，作为回应。 最后接收端在发现所有信息位通道都为"空"状态信息后将应答信号置为低电平 作为应答完成信息传送。 静态随机存储器（SRAM)是一种不需要刷新电路即能保存它内部存储的数据，可 以按照随机顺序进行读写的存储器。静态随机存储器有单端口和双端口之分，单端口只有 一套时钟、地址和数据端口，双端口有两套时钟、地址和数据端口。通常其主要控制信号包 括： ADD :地址信号，用A表不（m+Ι)位地址信号，A表不第i位地址信号； :模块选择信号，通常低电平表示该存储器模块被选中； Wi!:写允许信号，通常低电平表示写操作有效； RE :读允许信号，通常高电平表示读操作有效； D_out :数据输出信号，用D_out表示（n+1)位数据输出信号，D_out表示 第j位数据输出信号； D_in :数据输入信号，用D_in表示（n+1)位数据输入信号，D_in表示第 j位数据输入信号； 51 :数据输出允许信号，低电平有效； CLK:时钟信号。
技术实现思路
本专利技术的目的在于提供一种能够实现同步随机存储器在异步电路系统中应用的 接口电路。 为了达到上述目的，本专利技术的解决方案是： -种异步电路系统对同步随机存储器的写入电路，所述异步电路系统采用双轨四 相握手协议，包括写允许开启电路部分、写入地址和写入数据转换传输电路部分、写启动和 写完成应答电路部分；所述写允许开启电路部分用于根据所述异步电路系统的双轨写允许 信号开启所述同步随机存储器的写允许操作；所述写入地址和写入数据转换传输电路部分 用于将所述异步电路系统的双轨写入地址信号和写入数据信号转换为所述同步随机存储 器的写入地址信号和写入数据信号；所述写启动和写完成应答电路部分用于向所述同步随 机存储器发出写启动信号并向所述异步电路系统发出写完成信号。 所述写允许开启电路部分包括第一类与门和第一类三态门；所述第一类与门的两 个输入端分别连接所述异步电路系统的双轨写允许信号的两个端口，输出端连接所述第一 类三态门的控制使能端；所述第一类三态门的输入端连接所述异步电路系统的双轨写允许 信号中的逻辑1信号端口，输出端连接所述同步随机存储器的写允许信号端口。 所述写入地址和写入数据转换传输电路部分包括写入地址转换传输电路；所述写 入地址转换传输电路包括将所述异步电路系统的双轨写入地址信号的逻辑1信号端口与 所述同步随机存储器中对应的写入数据地址端口连接的导线。 所述写入地址和写入数据转换传输电路部分包括写入数据转换传输电路；所述写 入数据转换传输电路包括将所述异步电路系统中双轨写入数据信号的逻辑1信号端口与 所述同步随机存储器中对应的写入数据端口连接的导线。 所述写启动和写完成应答电路部分包括至少一个第一类或门、至少一个第二类或 门以及第一类C单元电路；每个第一类或门的输入端与所述异步电路系统的一对地址输出 端口连接、每个第二类或门的输入端与所述异步电路系统的一对数据输出端口连接；每个 第一类或门和第二类或门的输出端均连接第一类C单元电路的不同输入端，第一类C单元 电路还有一个输入端连接所述异步电路系统中双轨写允许信号中的逻辑0信号端口；第一 类C单元电路的输出端包括两路分支；一路分支直接连接所述同步随机存储器的时钟信号 端口，另一路分支串联第一延迟电路后连接所述异步电路系统的写完成应答端口。 -种异步电路系统对同步随机存储器的读取电路，所述异步电路系统采用双轨四 相握手协议，包括读允许开启电路部分、读取地址和读取数据转换传输电路部分、读开启和 读完成应答电路部分；所述读允许开启电路部分用于根据所述异步电路系统的双轨读允许 信号开启所述同步随机存储器的读允许操作；所述读取地址和读取数据转换传输电路部分 用于将所述异步电路系统的双轨读取地址信号转换为所述同步随本文档来自技高网...
【技术保护点】
一种异步电路系统对同步随机存储器的写入电路，所述异步电路系统采用双轨四相握手协议，其特征在于：包括写允许开启电路部分、写入地址和写入数据转换传输电路部分、写启动和写完成应答电路部分；所述写允许开启电路部分用于根据所述异步电路系统的双轨写允许信号开启所述同步随机存储器的写允许操作；所述写入地址和写入数据转换传输电路部分用于将所述异步电路系统的双轨写入地址信号和写入数据信号转换为所述同步随机存储器的写入地址信号和写入数据信号；所述写启动和写完成应答电路部分用于向所述同步随机存储器发出写启动信号并向所述异步电路系统发出写完成信号。
【技术特征摘要】
【专利技术属性】
技术研发人员：岑峰，
申请(专利权)人：同济大学，
类型：发明
国别省市：上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。