一种采用通用数字I/O实现MAX2769接口控制的方法技术

本发明专利技术属于通用数字I/O实现接口控制技术领域，涉及一种采用通用数字I/O实现MAX2769接口控制的方法，包括如下步骤：通用数字I/O输出针脚功能规划以及与MAX2769串行接口端子连接；根据MAX2769串行接口时序及串并行数据转换要求，通过串行数据发送实现接口控制。本发明专利技术中通用I/O的可选器件广泛，硬件连接直观且简单可靠，避免了FPGA、CPLD电路设计复杂、制作实现周期长的难题，通过非精确但同步的时序关系实现SPI控制字发送，满足控制要求，提供通常需要FPGA、CPLD才能实现的控制功能，设计简单，实现经济，可用于多种需要通过SPI接口进行状态设置的芯片控制。

【技术实现步骤摘要】

本专利技术属于电子测量
，涉及一种采用通用数字I/O实现MAX2769接口控 制的方法的方法。
技术介绍
MAX2769是MAX頂公司生产的导航星信号接收芯片，广泛应用于GPS、GLONASS以 及伽利略导航星信号的接收、测量和定位中。其功能包括射频放大、中频转换、最高三位数 字的采样输出等。对其内部状态的控制需要通过专用的三线串口电路对其进行配置，内容 包括设置其增益、带宽、信号支路等工作参数；通常需要采用FPGA、CPLD等技术设计专用接 口电路，还需要采用晶振实现时钟信号，硬件制作开发周期长、软件编制实现复杂。
技术实现思路
为方便工程实践中对SPI接口控制，本专利技术提供一种采用通用数字I/O实现 MAX2769接口控制的方法，技术方案如下： -种采用通用数字I/O接口实现MAX2769接口控制的方法，包括如下步骤： (1)通用数字I/O输出针脚功能规划以及与MAX2769串行接口端子连接；所述 MAX2769接口的地线、片选线、时钟线、数据线与规划的通用数字I/O输出针脚直接连接，中 间无驱动缓冲电路，且将MAX2769芯片的空闲、关断线与规划的通用数字I/O数字针脚直接 连接，中间无驱动缓冲电路； (2)根据MAX2769串行接口时序及串并行数据转换要求，通过串行数据发送实现 接口控制；时钟的实现通过通用数字I/O输出高低电平变化实现，高低电平持续时间不小 于25 μ s的条件下不要求绝对时间精确；信号的建立保持时间非精确但相对时钟沿满足 ΜΑΧ2769三线串行接口时序要求。 优选的，所述步骤（2)中ΜΑΧ2769芯片每个控制字的高位在时序上靠前、控制字低 位在时序上靠后，每个控制字按32位为一组进行发送。 优选的，在于所述步骤（2)中具体的时钟、片选或信号的建立及保持时间最小间 隔统一设置为100 μ s。 优选的，所述步骤（2)中对ΜΑΧ2769芯片的空闲、关断功能控制直接通过对应I/O 针脚电平进行调整，与三线串行接口的片选、时钟和数据线状态无关。 有益效果： 本专利技术涉及的一种采用通用数字I/O实现MAX2769接口控制的方法法，其中通用 I/O的可选器件广泛，硬件连接直观且简单可靠，避免了 FPGA、CPLD电路设计复杂、制作实 现周期长的难题，通过非精确但同步的时序关系实现SPI控制字发送，满足控制要求，提供 通常需要FPGA、CPLD才能实现的控制功能，设计简单，实现经济，可用于多种需要通过SPI 接口进行状态设置的芯片控制。【附图说明】 为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现 有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本 专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以 根据这些附图获得其他的附图。 图1为MAX2769接口连接示意图； 图2为MAX2769接口时序图； 图3为本专利技术数据发送实现流程。【具体实施方式】 为使本专利技术实施例的目的、技术方案和优点更加清楚，下面对本专利技术实施例中的 技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全 部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下 所获得的所有其他实施例，都属于本专利技术保护的范围。 -种采用通用数字I/O接口实现MAX2769接口控制的方法，包括如下步骤： (1)通用数字I/O输出针脚功能规划以及与MAX2769串行接口端子连接；所述 MAX2769接口的地线、片选线、时钟线、数据线与规划的通用数字I/O输出针脚直接连接，中 间无驱动缓冲电路，且将MAX2769芯片的空闲、关断线与规划的通用数字I/O数字针脚直接 连接，中间无驱动缓冲电路； (2)根据MAX2769串行接口时序及串并行数据转换要求，通过串行数据发送实现 接口控制；时钟的实现通过通用数字I/O输出高低电平变化实现，高低电平持续时间不小 于25 μ S的条件下不要求绝对时间精确；信号的建立保持时间非精确但相对时钟沿满足 ΜΑΧ2769三线串行接口时序要求。 所述步骤（2)中ΜΑΧ2769芯片每个控制字的高位在时序上靠前、控制字低位在时 序上靠后，每个控制字按32位为一组进行发送，在于所述步骤（2)中具体的时钟、片选或 信号的建立及保持时间最小间隔统一设置为100 μ s，所述步骤（2)中对ΜΑΧ2769芯片的空 闲、关断功能控制直接通过对应I/O针脚电平进行调整，与三线串行接口的片选、时钟和数 据线状态无关。 实施例1 : 计算机通过USB9812C对ΜΑΧ2769Α进行控制，其硬件接口如图1所示，图中AC表 示接交流电的零火线，FG表示接交流电的地线，通用I/O及外观为并口 MAX2769A的端口对 应关系见下表，该设计主要考虑了控制信号及接地通路，实现基本控制的功能。 端口对应关系 按照图1的连接，USB9812C的I/O输出电平就可以通过MAX2769板卡上形式如并 口的接口，直接控制MAX2769A芯片的片选（CS)、数据（DATA)、时钟（SCLK)、空闲（IDLE)及 关断（SHDN)针脚。按照一定的时序，控制USB9812C的I/O输出TTL电平，向MAX2769发送 控制信号及所需的数据，就可以达到改变MAX2769工作状态的目的。 I、MAX2769A 芯片 SPI 时序要求 MAX2769A可以通过一个串行程控接口配置其工作模式，该接口由三根线组成： SCLK (串行时钟）、CS (片选信号）和SDATA (串行数据）。PLL、AGC、输出模块选择等均通过 该接口执行，等片选信号置低时，一个32位（高位字节D27在前）的控制数据通过串行时 钟的同步，顺序输入到MAX2769A内部的串行移位寄存器。接口时序规范、典型值及保持时 间的要求见如下的图2及下表。 MAX2769A 接 口时序 2、数据发送的实现 MAX2769的寄存器设置为32位，高28位代表设置值，低4位为寄存器地址，需要将 该32位数据以串行方式输入到MAX2769的数据输入接口（SDATA)，也就是说需要USB9812C 与MAX2769的数据输入相连的针脚上的数据按照32位数据的要求一会变为高电平、一会变 为低电平，当然这种变化要配合其他针脚的电平变化，以满足上述时序要求。USB9812C有 7路可用数字TTL电平输出，可以满足MAX2769输入电平的要求，因此硬件上不再需要驱动 或缓冲等电平变换电路，可以直接将需要的USB9812C针脚接到MAX2769控制接口的对应针 脚，然后在程序中按一定的时间间隔，改变USB9812C数字输出针脚的电平即可实现串行时 序，如图3为串行时序流程图，各种保持时间统一设置为100 μ s。 程序中等待时间的实现利用性能调试函数tic、toc，在一个循环中监测toe与进 入循环前设置的tic时间差，这种方式虽然定时精度不高，比如在本项目所用计算机上精 度约为6 μ S，但对于实现串行时序以及满足表"MAX2769接口时序"的时间要求足够了，按 照图3流程所示，3组寄存器数据全部传输完毕用时约10ms，由于状态调整频度较低，基本 上只在程序初始化运行时设置一本文档来自技高网...

【技术保护点】
一种采用通用数字I/O接口实现MAX2769接口控制的方法，其特征在于，包括如下步骤：(1)通用数字I/O输出针脚功能规划以及与MAX2769串行接口端子连接；所述MAX2769接口的地线、片选线、时钟线、数据线与规划的通用数字I/O输出针脚直接连接，中间无驱动缓冲电路，且将MAX2769芯片的空闲、关断线与规划的通用数字I/O数字针脚直接连接，中间无驱动缓冲电路；(2)根据MAX2769串行接口时序及串并行数据转换要求，通过串行数据发送实现接口控制；时钟的实现通过通用数字I/O输出高低电平变化实现，高低电平持续时间不小于25μs的条件下不要求绝对时间精确；信号的建立保持时间非精确但相对时钟沿满足MAX2769三线串行接口时序要求。

【技术特征摘要】

【专利技术属性】
技术研发人员：陈钦碧，张俊华，何文兵，赵天宫，胡大治，唐娟，李永志，
申请(专利权)人：陈钦碧，
类型：发明
国别省市：甘肃;62