本发明专利技术提供了一种基于FPGA和DSP平台的信号解码单元及其实现方法，包括：信号解码板卡、FPGA模块、PCI接口芯片、DSP模块、光通信模块，所述FPGA模块、PCI接口芯片、DSP模块、光模块设置在信号解码板卡上，其中FPGA模块通过总线与PCI接口芯片、DSP模块相连，PCI接口芯片通过PCI总线连接至显控台，DSP模块通过LINK口连接至外部的信号处理板，所述FPGA模块通过光通信模块接收和发送光信号。本发明专利技术中的方法采用的系统结构简单，采用大规模集成芯片，多通道处理，简化了系统设计，且具有传输距离远、抗干扰能力强、存储资源耗费少、数据格式转换稳定可靠、传输速率高等优点。
【技术实现步骤摘要】
本专利技术涉及信号解码领域，具体地，涉及基于FPGA和DSP平台的信号解码单元及 其实现方法。
技术介绍
随着数字式系统的发展，大容量数据的远距离传输、以及对数据进行有效的编码 解码成为系统设计的重要课题。以信号解码单元作为数据传输核心，采用以太网技术和光 电转换模块，搭建适合大批量数据传输的以太网络接口硬件平台，既可以提高通信质量，又 能简化系统布线，为信号的以太网络通信提供一种很好的解决方案，有着广泛的应用前景。 而常用的通用信号解码单元传输速率较低，且不具备多通道信号解码的能力，但 是，当项目设计复杂度提高、需要对多个分机进行数据整合时，必须进行多路输入信号解 码。随着通道数的增加，达到较高传输率时，需要设计多个光电转换模块；同时，为了达到作 用距离远、受外界干扰小、速率快等传输效果，需要对数据的长度、介质的选择等做好控制。 以往，对于这种解码信号的传输往往是采用ATM协议，虽然也是利用光纤，但是速率较慢、 接口协议较复杂，这对于多分机系统的信号解码以及数据传输来说都是不利因素。 为了克服上述不利因素，需要一种信号解码单元，这种信号解码板可以满足传输 距离远及抗干扰能力强、多通道处理、数据格式转换稳定可靠及传输速率高的要求。
技术实现思路
针对现有技术中的不足，本专利技术的目的是提供一种基于FPGA和DSP平台的信号解 码单元及其实现方法。 根据本专利技术提供的基于FPGA和DSP平台的信号解码单元，包括：信号解码板卡、 FPGA模块、PCI接口芯片、DSP模块、光通信模块，所述FPGA模块、PCI接口芯片、DSP模块、 光通信模块设置在信号解码板卡上，其中FPGA模块通过总线与PCI接口芯片、DSP模块相 连，PCI接口芯片通过PCI总线连接至显控台，DSP模块通过LINK口连接至外部的信号处理 板，所述FPGA模块通过光通信模块接收和发送光信号； -所述FPGA模块包括芯片FPGA_1、芯片FPGA_2,所述芯片FPGA_1通过PCI总线接 收显控台下发的参数、指令的报文信息，将所述报文信息译码成DSP能够识别读取的数据， 并写入DSP内存区域；所述芯片FPGA_2整理和存储光通信模块的上行数据，发送下行数据 至光通信模块，并为记录仪提供数据回放通路； -所述PCI接口芯片用于将显控台下发的参数、指令的报文信息传输至芯片 FPGA_1 ； -所述DSP模块用于处理芯片FPGA_1、芯片FPGA_2、外部信号处理板发送的数据， 并将处理后的数据发送至所述芯片FPGA_1、芯片FPGA_2、外部信号处理板；-所述光通信模块包括多个光模块，所述光模块接收芯片FPGA_2的下行数据并转 换为光信号后发出；接收外部的光信号并转换为芯片FPGA_2能够识别的上行数据发送至 芯片FPGA_2。 优选地，所述DSP模块接收经过芯片FPGA_1译码的显控台下发的参数、指令的报 文信息，并将所述显控台下发的参数、指令的报文信息转换为外部信号处理板需求的格式 后通过LINK口输送至外部信号处理板；所述芯片FPGA_2将多个光模块传输的上行数据整 理打包后发送给DSP模块，且所述DSP模块周期性地将外部信号处理板输入的报文信息经 DSP外部总线发送给芯片FPGA_2,并由芯片FPGA_2通过光模块发送出去，其中芯片FPGA_2 与DSP模块之间传输的信号包括：控制信号、中断信号、通用10信号、地址信号、数据信号。 优选地，所述光通信模块包括第一光模块、第二光模块、第三光模块以及第四光模 块这四个模块，所述四个模块采用SFP可插拔连接的单模光电收发器；其中，第四光模块作 为所述记录仪的接口，所述第一光模块、第二光模块为接收机选用的接口，第三光模块为发 射机的接口。 优选地，所述DSP模块通过芯片FPGA_2的FIFO进行读写并实现FPGA_2逻辑的初 始化，具体地，DSP模块与芯片FPGA_2通过外部总线接口进行通信控制，即分配不同的外部 地址空间完成芯片FPGA_2发送的数据的读写操作。 优选地，所述信号解码板卡的尺寸为6U;所述PCI接口芯片采用PLX公司的 PCI9056,并依据32bit/66MHzCPCI总线协议；所述DSP模块采用ADI公司的ADSP-TS201 ; 所述LINK口用于信号解码板卡之间的数据传输，所述DSP模块设置有三个LINK口，其中 两个LINK口为全双工方式，另外一个LINK口为单工方式，信号解码板卡间互连峰值为单 向 400MBytes/s，双向 800MBytes/s，芯片FPGA_1 米用Xilinx公司Virtex-5 系列芯片 XC5VLX50,所述芯片FPGA_2 采用Xilinx公司Virtex-5 系列芯片XC5VLX30T。 根据本专利技术提供的基于FPGA和DSP平台的信号解码单元的实现方法，其特征在 于，利用权利要求1所述的基于FPGA和DSP平台的信号解码单元实现，包括如下步骤： 数据写入步骤：通过芯片FPGA_1接收显控台下发的参数、指令的报文信息并将所 述报文信息译码成DSP能够识别读取的数据，并写入DSP内存区域； 设置通信模式步骤：设置DSP模块与FPGA模块之间的通信模式； DSP程序执行的步骤：利用DSP程序控制DSP模块与FPGA模块之间数据的接收和 发送； 光通信模块数据存储步骤：利用FPGA模块存储由外部光纤经光通信模块发送的 数据； 接收机数据的记录与回放步骤：所述FPGA模块整理和存储光通信模块的上行数 据，发送下行数据至光通信模块，并为记录仪提供数据回放通路，当记录仪有回放操作时将 记录仪回放的数据经DSP模块传输给信号处理板后在显控台显示出来。 优选地，所述设置通信模式步骤包括： 步骤i:DSP模块在下行状态时接收并存储显控台下发的参数信息，并在上行状态 时将数据转换格式后传输给信号处理板； 步骤ii:芯片FPGA_2在下行状态时将参数信息通过光通信模块发送出去，在上行 状态时对光通信模块的上行数据进行存储整理，并为记录仪提供数据记录和回放的通路； FPGA模块发送显控台的指令、接收发射机及接收机上传数据、并与记录仪进行数据通信； 步骤iii:DSP模块接收显控台指令，并通过外部总线传输给FPGA模块；FPGA模块 通过千兆光接口接收多路数据，进行整理打包后传给DSP模块。 优选地，所述DSP程序执行的步骤包括： FPGA模块向DSP模块发送数据：FPGA模块接收到一个以太网数据帧后向DSP模块 发送外部中断信号，通知DSP模块从FPGA模块中读取一帧数据，DSP模块通过外部总线读 取FPGA模块中FIFO缓存的数据，读完一帧数据之后向FPGA模块的结束标志地址进行一次 读操作；其中，DSP模块与FPGA模块连接的外部总线为32位数据线，即DSP模块每一次读 操作读取一个32位的数据； DSP模块向FPGA模块发送数据：显控台或者信号处理板发送数据至DSP模块和 FPGA模块，DSP模块通过总线向FPGA模块写入数据，其中，FPGA模块接收到的数据为16bit 的数据。 优选地，所述光通信模块数据存储步骤包括： 将输入的每一路光纤数据都分别存储到了两个相同的RAM中，需要将数据通过芯 片FPGA_2传输给DSP模块时，读本文档来自技高网...
【技术保护点】
一种基于FPGA和DSP平台的信号解码单元，其特征在于，包括：信号解码板卡、FPGA模块、PCI接口芯片、DSP模块、光通信模块，所述FPGA模块、PCI接口芯片、DSP模块、光通信模块设置在信号解码板卡上，其中FPGA模块通过总线与PCI接口芯片、DSP模块相连，PCI接口芯片通过PCI总线连接至显控台，DSP模块通过LINK口连接至外部的信号处理板，所述FPGA模块通过光通信模块接收和发送光信号；‑所述FPGA模块包括芯片FPGA_1、芯片FPGA_2，所述芯片FPGA_1通过PCI总线接收显控台下发的参数、指令的报文信息，将所述报文信息译码成DSP能够识别读取的数据，并写入DSP内存区域；所述芯片FPGA_2整理和存储光通信模块的上行数据，发送下行数据至光通信模块，并为记录仪提供数据回放通路；‑所述PCI接口芯片用于将显控台下发的参数、指令等报文信息传输至芯片FPGA_1；‑所述DSP模块用于处理芯片FPGA_1、芯片FPGA_2、外部信号处理板发送的数据，并将处理后的数据发送至所述芯片FPGA_1、芯片FPGA_2、外部信号处理板；‑所述光通信模块包括多个光模块，所述光模块接收芯片FPGA_2的下行数据并转换为光信号后发出；接收外部的光信号并转换为芯片FPGA_2能够识别的上行数据发送至芯片FPGA_2。...
【技术特征摘要】
【专利技术属性】
技术研发人员：任娟，曾武，吴楚楚，
申请(专利权)人：中国船舶重工集团公司第七二六研究所，
类型：发明
国别省市：上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。