一种阵列基板的制备方法、阵列基板和显示装置制造方法及图纸

本发明专利技术公开了一种阵列基板的制备方法、阵列基板和显示装置。用以加快阵列基板内的第一电极层的刻蚀速度，提高显示装置的开口率。其中制备方法包括在衬底基板上依次沉积第一电极层和栅极金属层，第一电极层包括至少两层导电层，且至少两层导电层的形成材料的刻蚀速率不同；在栅极金属层上形成光刻胶层；采用半色调掩膜板对形成有光刻胶层、第一电极层和栅极金属层的衬底基板进行曝光；对栅极金属层进行第一次刻蚀；对第一电极层进行刻蚀；对光刻胶层进行灰化处理，对栅极金属层进行第二次刻蚀，并剥离剩余的光刻胶，在已进行第二次刻蚀后的栅极金属层上依次形成半导体层、源、漏极层、过孔以及第二电极层。

【技术实现步骤摘要】

本专利技术涉及液晶显示器制备工艺
，特别涉及一种阵列基板的制备方法、阵列基板和显示装置。
技术介绍
薄膜晶体管液晶显不器(ThinFilm Transistor Liquid Crystal Display，简称TFT-LCD)具有体积小、功耗低、无辐射等特点，在当前的平板显示器市场占据了主导地位。高级超维场转换技术(ADvanced Super Dimens1n Switch，简称ADS)通过同一平面内像素间电极产生边缘电场，使电极间以及电极正上方的取向液晶分子都能在平面方向(平行于基板)产生旋转转换，在增大视角的同时提高液晶层的透光效率。并且，随着科技的发展，显示器件也在向着高效、绿色、节能的趋势发展。现有技术中为了简化工艺，一般将第一电极掩膜和栅极掩膜采用半色调掩膜板进行，以节省掩膜板的数量，现有技术中的阵列基板的制备流程如图la?图lb所示，其中图la?图1d为现有技术中的阵列基板制备过程结构示意图，制备方法包括:在衬底基板01上依次沉积第一电极层02、栅极层03，在栅极层03上涂覆光刻胶，形成光刻胶层04，采用半色调掩模板对栅极层03和第一电极层02进行曝光，形成的结构如图la所示，对第一电极层02和栅极层03进行刻蚀，形成的结构如图lb所示，对光刻胶层04进行灰化处理，形成的结构如图lc所示，此时形成的条状的第一电极与其对应的栅极在宽度上的尺寸偏差较小，第一电极的宽度略小于对应的栅极的宽度，对栅极层03进行第二次刻蚀时，栅极的宽度会减小，形成的结构如图1d所示，此时第一电极的宽度wl大于对应的栅极w2的宽度，即相邻两个第一电极之间的间距L1小于相邻两个栅极L2之间的间距，不利于显示面板的开口率的提尚。
技术实现思路
本专利技术提供了一种阵列基板的制备方法、阵列基板和显示装置，用以加快阵列基板内的第一电极层的刻蚀速度，减小第一电极与对应的栅极在宽度上的尺寸偏差值，提高显示装置的开口率。为达到上述目的，本专利技术提供以下技术方案:本专利技术提供了一种阵列基板的制备方法，包括:在衬底基板上依次沉积第一电极层和栅极金属层，所述第一电极层包括:至少两层导电层，且所述至少两层导电层的形成材料的刻蚀速率不同；在所述栅极金属层上形成光刻胶层；采用半色调掩膜板对形成有光刻胶层、第一电极层和栅极金属层的衬底基板进行曝光；对栅极金属层进行第一次刻蚀；对第一电极层进行刻蚀；对所述光刻胶层进行灰化处理，对栅极金属层进行第二次刻蚀，并剥离剩余的光刻胶，在已进行第二次刻蚀后的栅极金属层上依次形成半导体层、源、漏极层、过孔以及第二电极层。本专利技术提供的阵列基板的制备方法，当对第一电极层和栅极金属层进行刻蚀时，由于第一电极层至少包含两层导电层，且两层导电层的形成材料的刻蚀速率不同，在刻蚀的初期时间段内，相同时间下，刻蚀速率大的导电层将被刻蚀的快些，这样在一段时间内，刻蚀速率大的导电层与刻蚀速率小的导电层在宽度上会存在偏差，此偏差可以增大刻蚀液与刻蚀速率慢的导电层的接触面积，故可以增大刻蚀速率慢的导电层的刻蚀速度，进而会增大第一电极与栅极之间的宽度差，当再对栅极金属层进行第二刻蚀后，第一电极与栅极之间的宽度差会减小，使得第一电极与对应的栅极在宽度上的差值在设计的允许范围内，即缩小第一电极的实际宽度与预设宽度之间的误差，减小两个相邻的第一电极之间的间距，进而可以提高显示装置的开口率。在一些可选的实施方式中，所述第一电极层包括两层导电层，所述两层导电层分别为第一导电层和第二导电层，所述在衬底基板上依次沉积第一电极层和栅极金属层具体包括:在所述衬底基板上沉积所述第一导电层；在所述第一导电层上沉积所述第二导电层，且所述第二导电层的刻蚀速率大于所述第一导电层的刻蚀速率；在所述第二导电层上沉积所述栅极金属层。在刻蚀时，上层的第二导电层在相同时间内被刻蚀的多些，刻蚀液可以通过第一导电层和第二导电层宽度上的空隙与第一导电层的上表面接触，进而可以加快第一导电层被刻蚀的速度，使得刻蚀后的第一电极和栅极金属层在宽度上的偏差增大。在一些可选的实施方式中，所述第一电极层包括两层导电层，所述两层导电层分别为第一导电层和第二导电层，所述在衬底基板上依次沉积第一电极层和栅极金属层具体包括:在所述衬底基板上沉积所述第二导电层，且所述第二导电层的刻蚀速率大于所述第一导电层的刻蚀速率；在所述第二导电层上沉积所述第一导电层；在所述第一导电层上沉积所述栅极金属层。在刻蚀时，下层的第二导电层在相同时间内被刻蚀的多些，刻蚀液可以通过第一导电层和第二导电层宽度上的空隙与第一导电层的下表面接触，进而可以加快第一导电层被刻蚀的速度，使得刻蚀后的第一电极和栅极金属层在宽度上的偏差增大。在一些可选的实施方式中，所述对第一电极层进行刻蚀具体包括:对所述第一电极层中的每层采用同一次刻蚀工艺进行刻蚀。可以节省工艺步骤。在一些可选的实施方式中，所述对第一电极层进行刻蚀具体包括:对所述第一电极层中的每层分别采用独立的刻蚀工艺进行刻蚀。在一些可选的实施方式中，所述第一导电层的材料为a-1TO非晶氧化铟锡或Ρ-ΙΤ0多晶氧化铟锡或ΙΤ0氧化铟锡或Ag银。这些材料的刻蚀速率相对较慢。在一些可选的实施方式中，所述第二导电层的材料为IGZ0铟镓锌氧化物或ΙΖ0氧化铟锌或ΖηΝΟ氮氧化锌或ΙΤΖ0铟镓锡氧化物。这些材料的刻蚀速率相对较快。本专利技术还提供了一种阵列基板，所述阵列基板采用上述任一项所述的阵列基板的制备方法制备而成。本专利技术提供的阵列基板可以提高显示装置的开口率。本专利技术还提供了一种显示装置，包括:上述阵列基板。本专利技术提供的显示装置，具有较好的显示效果。【附图说明】图la?图1d为现有技术中的阵列基板制备过程结构示意图；图2为本专利技术实施例提供的阵列基板的制备方法流程图；图3a?图3e为本专利技术实施例中的阵列基板制备过程结构示意图；图4为本专利技术实施例中的阵列基板中的第一电极的一制备过程结构示意图。附图标记:01-衬底基板02-第一电极层03-栅极层04-光刻胶层1-衬底基板2-第一电极层21-第一导电层22-第二导电层3-栅极金属层4-光刻胶层【具体实施方式】下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。如图2和图3a?3e所示，其中:图2为本专利技术实施例提供的阵列基板的制备方法流程图；图3a?图3e为本专利技术实施例中的阵列基板制备过程结构示意图；本专利技术提供了一种阵列基板的制备方法，包括:步骤S201:在衬底基板1上依次沉积第一电极层2和栅极金属层3，第一电极层2包括:至少两层导电层，且至少两层导电层的形成材料的刻蚀速率不同；步骤S202:在栅极金属层3上形成光刻胶层4 ；步骤S203:采用半色调掩膜板对形成有光刻胶层4、第一电极层2和栅极金属层3的衬底基板1进行曝光；步骤S204:对栅极金属层3进行第一次刻蚀；步骤S205:对第一电极层2进行刻蚀；步骤S206:对光刻胶层当前第1页1 2 本文档来自技高网...

【技术保护点】
一种阵列基板的制备方法，其特征在于，包括：在衬底基板上依次沉积第一电极层和栅极金属层，所述第一电极层包括：至少两层导电层，且所述至少两层导电层的形成材料的刻蚀速率不同；在所述栅极金属层上形成光刻胶层；采用半色调掩膜板对形成有光刻胶层、第一电极层和栅极金属层的衬底基板进行曝光；对栅极金属层进行第一次刻蚀；对第一电极层进行刻蚀；对所述光刻胶层进行灰化处理，对栅极金属层进行第二次刻蚀，并剥离剩余的光刻胶，在已进行第二次刻蚀后的栅极金属层上依次形成半导体层、源、漏极层、过孔以及第二电极层。

【技术特征摘要】

【专利技术属性】
技术研发人员：曹占锋，张锋，张斌，何晓龙，李正亮，张伟，关峰，高锦成，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：北京;11