一种应用于嵌入式系统的BCH编码装置及其控制方法制造方法及图纸

本发明专利技术特别涉及一种应用于嵌入式系统的BCH编码装置及其控制方法。该应用于嵌入式系统的BCH编码装置，由AVALON从端口，内部寄存器组，状态机，双口RAM和BCH编码电路模块组成，可以匹配目前流行的嵌入式系统的32位总线，32位并行的完成BCH（4200,4096,8）编码，无需CPU干预。该应用于嵌入式系统的BCH编码装置及其控制方法，只需简单写入数据和指令，后续操作均由状态机执行，无需CPU参与，有效的提高了BCH的计算速率，并且采用32位线宽，采用BCH（4200,4096,8）的码字，有效的匹配了总线的宽度，并且接口设计符合总线规范，可以方便的移植到嵌入式系统中，大大减少开发周期，具有广阔的应用前景。

【技术实现步骤摘要】

本专利技术涉及BCH编码
，特别涉及一种应用于嵌入式系统的BCH编码装置及其控制方法。
技术介绍
BCH码是一种循环码，通过指定有限域上连续的根来构造，具有多位的前向纠错能力。BCH (4200，4096，8)码，是一种纠错能力为8，信息位为40961^丨，码长为420013^的纠错码，在现代嵌入式和通信领域有着广泛的应用。现在的BCH编码电路一般是专用的电路，没有考虑到可移植性和总线的数据匹配的问题，使用的时候还需要再做其他的外围电路设计或者改装，延长了系统的开发周期，并且在实时速率要求较高的领域编码速度显得不足。N1sII嵌入式系统是基于S0PC技术，在FPGA内实现S0C，方便建立各种硬件模块，并且提供了大量的外设和系统的驱动函数，加速了系统的开发流程，在现代电子领域有着越来越广泛的应用。针对以上问题，在可配置的N1s II嵌入式系统平台上，本专利技术设计了一种应用于嵌入式系统的BCH编码装置。可以有效的提高的编码速率和总线两端的数据匹配，并且大大提高了编码电路的可移植性，可以方便的移植到嵌入式系统中去。
技术实现思路
本专利技术为了弥补现有技术的缺陷，提供了一本文档来自技高网...

【技术保护点】
一种应用于嵌入式系统的BCH编码装置，其特征在于：由Avalon从端口，内部寄存器组，状态机，双端口RAM和BCH编码电路模块组成，所述Avalon从端口通过标准接口分别连接到与所述内部寄存器组以及双端口RAM，所述状态机分别与所述内部寄存器组和BCH编码电路模块相连接，所述BCH编码电路还连接到与双端口RAM；同时，所述Avalon从端口还连接到Avalon总线，Nios Ⅱ处理器通过Avalon总线连接到Avalon从端口，片上RAM作为Nios II处理器的程序存储空间也连接到Avalon总线。

【技术特征摘要】

【专利技术属性】
技术研发人员：滕达，郑亮，毕研山，
申请(专利权)人：浪潮集团有限公司，
类型：发明
国别省市：山东;37