一种嵌入式系统软件的DRAM存储数据保护方法,在系统软件异常时能保证存储数据的安全。其采用一个MCU负责整个嵌入式系统的硬件复位，监控嵌入式系统的软件复位，与嵌入式系统的主系统CPU进行通讯，以便了解当前嵌入式系统工作的状态，当检测到系统复位信号时，MCU负责接管DRAM的控制权，并向DRAM发出自刷新命令，使其进入一种自刷新模式,以保证在整个嵌入式系统复位期间DRAM数据的安全，在嵌入式系统复位完成，嵌入式系统的启动引导程序运行且准备初始化DRAM之前，MCU发出退出自刷新命令给DRAM，然后释放并交还DRAM控制权给主系统CPU，主CPU接管DRAM后，DRAM中保存的数据仍然是有效的。
【技术实现步骤摘要】
本专利技术涉及嵌入式系统软件异常时的DRAM(动态随机存取存储器)存储数据保护的方法及系统。
技术介绍
很多嵌入式应用场合需要对用户数据、现场数据、各种配置信息、参数、程序运行状态等进行数据保存，以便系统重启后可以方便的恢复现场，或重新加载前面保存的数据。安全的方法是将数据保存到各种非易失性存储介质中。但是在数据被安全的保存到非易失性存储介质之前，还存在各种各样的风险及出错可能：程序死锁、系统软件出错、外界干扰、其它软件异常等。在系统软件出现这些异常时，绝大多数系统会利用看门狗的功能来让系统重新复位以便重启系统，少数情况下还必须启动硬件复位。但是在系统软硬件复位时，系统处理器的Memory控制器会停摆，存储在DRAM中的数据也会丢失。为了对用户数据、现场数据、各种配置数据和参数进行保护，现有的嵌入式系统大多采用以下两种方法。1.采用静态SRAM作为系统内存和数据存储器并采用电池备份，这种方式的优点在于系统掉电或关机后所有的数据都能得到临时保存，系统复位时数据也不会丢失；但是这种方式的最大缺点是:SRAM的容量受限，目前市场上缺少大容量、低成本的SRAM，如果使用大容量的SRAM，系统成本将会大幅度上升，难以满足普通产品的成本需求。2.采用动态DRAM作为系统内存和数据存储器，用非易失性存储器作为永久数据保存的媒介，采用软开关作为系统开关，在系统软关机退出之前将DRAM中数据保存到非易失性存储器中；在系统突然掉电时由备份电池支撑核心系统工作，将DRAM中数据保存到非易失性存储器中。这种方式看上去数据可以被很好地保护，但是它还存在一个致命的缺点：就是在数据被安全的保存到非易失性存储器之前，各种软件死锁、软件出错、外界干扰等都会引起软件异常，一旦出现这些软件异常，系统软件就不可能将数据安全地备份到非易失性存储器中，这时就需要采用手动复位或采用软件复位来重启系统。但是在系统重启的过程中DRAM数据不能保证安全。
技术实现思路
本专利技术的目的在于提供一种嵌入式系统软件的DRAM存储数据保护方法及系统，即便在软件死锁、软件出错、外界干扰等引起软件异常时，也能保证DRAM存储数据的安全。为实现所述目的的嵌入式系统软件的DRAM存储数据保护方法，其特点是采用一个MCU负责整个嵌入式系统的硬件复位，同时监控嵌入式系统的软件复位，并与嵌入式系统的主系统CPU进行通讯，以便了解当前嵌入式系统工作的状态，当检测到系统复位信号时，MCU负责接管DRAM的控制权，并向DRAM发出自刷新命令，使其进入一种自刷新模式,以保证在整个嵌入式系统复位期间DRAM数据的安全，在嵌入式系统复位完成，嵌入式系统的启动引导程序运行且准备初始化DRAM之前，MCU发出退出自刷新命令给DRAM，然后释放并交还DRAM控制权给主系统CPU，主CPU接管DRAM后，DRAM中保存的数据仍然是有效的。所述的嵌入式系统软件的DRAM存储数据保护方法，其进一步的特点是，利用MCU监控嵌入式系统的手动硬件复位信号并进行防抖动，然后产生一个固定宽度的硬件复位脉冲信号去复位主系统CPU，主系统CPU内部电路复位的同时会产生一个复位输出信号，用于复位整个嵌入式系统。所述的嵌入式系统软件的DRAM存储数据保护方法，其进一步的特点是，MCU根据主系统CPU输出的用于复位整个嵌入式系统的复位输出信号的下降沿或在主系统CPU复位开始时同步产生DRAM总线的控制信号，以便于将DRAM的控制信号切换给MCU，由MCU接管控制信号的控制权，然后由MCU给DRAM发送自刷新命令，使DRAM进入自刷新模式，保护嵌入式系统复位期间的DRAM数据。所述的嵌入式系统软件的DRAM存储数据保护方法，其进一步的特点是，在复位输出信号的上升沿或主系统CPU复位结束后，主系统CPU开始运行启动引导程序，并在启用DRAM之前产生一个同步信号给MCU，MCU接收到此同步信号后，立刻指令DRAM退出自刷新模式,然后将DRAM总线的控制信号切换给主系统CPU，并将DRAM的控制权交还给主系统CPU。所述的嵌入式系统软件的DRAM存储数据保护方法，其进一步的特点是，所述复位输出信号是MCU检测到的软件复位信号，或者是MCU根据硬件复位信号，产生一个复位信号至主系统CPU，主系统CPU根据该复位信号输出的复位信号。为实现所述目的的嵌入式系统软件的DRAM存储数据保护系统，包括MCU、嵌入式系统的主系统CPU、DRAM及关联MCU、主系统CPU、DRAM的控制电路，其特点是按照前述的保护方法运行。采用本专利技术的数据保护方法和系统，能有效保护用户数据、现场数据、各种配置数据和参数、软件运行状态等在任何软件异常的情况下不丢失,并在系统软关机和交流掉电时都能及时地将数据保存到非易失性存储器中，从而达到采用低成本的方法做到数据的安全可靠备份。附图说明本专利技术的上述的以及其他的特征、性质和优势将通过下面结合附图和实施例的描述而变得更加明显，其中：图1为本专利技术一实施例中嵌入式系统软件的DRAM存储数据保护系统的方框图。具体实施方式下面结合具体实施例和附图对本专利技术作进一步说明，在以下的描述中阐述了更多的细节以便于充分理解本专利技术，但是本专利技术显然能够以多种不同于此描述的其它方式来实施，本领域技术人员可以在不违背本专利技术内涵的情况下根据实际应用情况作类似推广、演绎，因此不应以此具体实施例的内容限制本专利技术的保护范围。需要注意的是，图1均仅作为示例，其并非是按照等比例的条件绘制的，并且不应该以此作为对本专利技术实际要求的保护范围构成限制。嵌入式系统软件的DRAM存储数据保护系统包括嵌入式系统的主系统CPU以及DRAM，还包括一个MCU(微处理器或微处理单元，最好是低功耗的)，主系统CPU和MCU之间建立三根通讯线路，主系统CPU和MCU通过开关组4选择性地耦接到DRAM的引脚CKE，引脚CLOCK，引脚nCS，引脚nRAS，引脚nCAS以及引脚nWE。引脚CKE对应时钟允许引线。引脚CLOCK对应时钟信号输入引线。引脚nCS对应片选信号引线。引脚nRAS对应行地址选通信号线。引脚nCAS对应列地址选通信号线。引脚nWE对应写使能信号线。在MCU的引脚DIR处于第一状态时，开关组4将主系统CPU和DRAM耦接，由主系统CPU控制DRAM。在MCU的引脚DIR处于第二状态时，开关组4便切换至将MCU和DRAM耦接，由MCU控制DRAM。在主系统C本文档来自技高网...
【技术保护点】
嵌入式系统软件的DRAM存储数据保护方法，其特征在于采用一个MCU负责整个嵌入式系统的硬件复位，同时监控嵌入式系统的软件复位，并与嵌入式系统的主系统CPU进行通讯，以便了解当前嵌入式系统工作的状态，当检测到系统复位信号时，MCU负责接管DRAM的控制权，并向DRAM发出自刷新命令，使其进入一种自刷新模式,以保证在整个嵌入式系统复位期间DRAM数据的安全，在嵌入式系统复位完成，嵌入式系统的启动引导程序运行且准备初始化DRAM之前，MCU发出退出自刷新命令给DRAM，然后释放并交还DRAM控制权给主系统CPU，主CPU接管DRAM后，DRAM中保存的数据仍然是有效的。
【技术特征摘要】
1.嵌入式系统软件的DRAM存储数据保护方法，其特征在于采用一个MCU
负责整个嵌入式系统的硬件复位，同时监控嵌入式系统的软件复位，并与嵌入式系
统的主系统CPU进行通讯，以便了解当前嵌入式系统工作的状态，当检测到系统
复位信号时，MCU负责接管DRAM的控制权，并向DRAM发出自刷新命令，使
其进入一种自刷新模式,以保证在整个嵌入式系统复位期间DRAM数据的安全，
在嵌入式系统复位完成，嵌入式系统的启动引导程序运行且准备初始化DRAM之
前，MCU发出退出自刷新命令给DRAM，然后释放并交还DRAM控制权给主系
统CPU，主CPU接管DRAM后，DRAM中保存的数据仍然是有效的。
2.如权利要求1所述的嵌入式系统软件的DRAM存储数据保护方法，其特
征在于，利用MCU监控嵌入式系统的手动硬件复位信号并进行防抖动，然后产生
一个固定宽度的硬件复位脉冲信号去复位主系统CPU，主系统CPU内部电路复位
的同时会产生一个复位输出信号，用于复位整个嵌入式系统。
3.如权利要求1所述的嵌入式系统软件的DRAM存储数据保护方法，其特
征在于，MCU根据主系统CPU输出的用于复位整个嵌入式系统的复位输出信号
的下降沿或在主系统CPU复...
【专利技术属性】
技术研发人员：谢建忠，张强，丁日春，
申请(专利权)人：梅特勒托利多常州测量技术有限公司，梅特勒托利多常州精密仪器有限公司，梅特勒托利多常州称重设备系统有限公司，
类型：发明
国别省市：江苏;32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。