一种模数转换器中开关电容比较器电路制造技术

本实用新型专利技术公开一种模数转换器中开关电容比较器电路，其特征在于：包括开关电容电路、预放大电路、锁存输出电路、失调校准电路；所述开关电容电路连接所述预放大电路的输入端，所述锁存输出电路连接所述预放大电路的输出端，所述失调校准电路与预放大连路相连接。本实用新型专利技术此校准技术不会在比较器的信号节点上引入任何寄生参数，可以提高比较器的响应速度，适合于高速ADC的应用场合。

【技术实现步骤摘要】

本技术涉及半导体集成电路
，特别涉及一种模数转换器中开关电容 比较器电路。
技术介绍
比较器是模拟数字转换器（ADC)的核心模块之一。在全并型、流水线型、逐次逼近 型、过采样型等各类ADC中，比较器的响应速度直接决定了ADC的转换速度，而比较器的失 调情况则会影响了ADC的信噪比（SNR)、无杂散动态范围（SFDR)、非线性误差等特性。因此 在高速高精度ADC中，高性能的比较器始终是整个ADC系统的设计难点之一。 由于绝大部分的ADC都是在固定频率时钟驱动下工作的采样系统，因此其中的比 较器大部分也都是时钟驱动的开关电容比较器。ADC中最常用的开关电容比较器结构如图 1(a)所示，其主要由开关电容电路、预放大电路Preamp、锁存电路Latch三部分组成，其时 钟时序如图1(b)所示。在Φ^和中t为高电平阶段，电容(；和(：2分别对输入信号VIN+和 vIN采样，电容(：3和(：4分别对参考信号vREF和vREFl样；在Φ2和φ2D为高电平阶段，电容 通过电荷再分配实现电压相减，并将结果通过预放大电路Preamp放大后由锁存电路Latch 锁存并输出。 然而在集成电路中，由器件失配造成的失调电压是普遍存在的现象。在图1 (a)的 比较器中，预放大电路Preamp和锁存电路Latch都存在这个问题，在图中以V^分别 表示。失调电压的存在可以等效为比较器的参考电压偏离了实际值，从而导致ADC产生误 码。一般的做法是通过精心版图设计来降低器件的失配，但是这种方式的效果是有限的。更 常用的是通过增加器件的尺寸来降低失配，但是这种方式同时也会增加电路的寄生电容， 从而降低比较器的速度。 更为有效的思路是仍然采用小尺寸器件，但是通过校准的方式抵消比较器的失 调，常见的结构如图2所示，在这里将图1 (a)中的VmJPV%2统一等效到预放大电路Preamp的输入端，看为一个失调电压V%。基本的思路是：在φ 为高电平阶段，预放大电路 Preamp的正负输入短都接到了共模电压VeM上，这时如果没有失调电压V%存在，那么比较 器将会在内部随机噪声的影响下输出概率相等的〇和1数字信号；但如果比较器输入端存 在失调电压L，那么比较器输出0和1的概率将不等。利用这个特征，可以通过控制电路 CTRL来控制特意加入的可调失配电流ΙΒ1~IΒ4，从而达到抵消原有失调电压V%的目的，当 系统稳定后比较器将再次输出概率相等的0和1数字信号。其中控制电路CTRL的形式有 很多种，可以是数字控制，也可以是模拟控制。 采用图2的方法后，预放大电路Preamp和锁存电路Latch都可以采用小尺寸器 件，从而保证了比较器的转换速度，同时校准也消除了失调的影响。但是这种校准仍然要在 预放大电路Preamp输出节点这个关键信号路径上加入偏置电流器件，其引入的寄生电容 仍然会对预放大器的建立速度带来很大影响。在特别高速的ADC系统中，这种限制带来的 影响是非常大的。
技术实现思路
为解决上述现有的缺点，本技术的主要目的在于提供一种模数转换器中开关 电容比较器电路，此校准技术不会在比较器的信号节点上引入任何寄生参数，可以提高比 较器的响应速度，适合于高速ADC的应用场合。 为达成以上所述的目的，本技术的一种模数转换器中开关电容比较器电路采 取如下技术方案： -种模数转换器中开关电容比较器电路，其特征在于：包括开关电容电路、预放大 电路、锁存输出电路、失调校准电路；所述开关电容电路连接所述预放大电路的输入端，所 述锁存输出电路连接所述预放大电路的输出端，所述失调校准电路与预放大连路相连接。 包括双相非交叠时钟φ1 /双相非交叠时钟f/双相非交叠时钟φ2 /双相非 交叠时钟Φ21)、校准时钟φcav校准采样时钟φ:cs，双相非交叠时钟φ1和双相非交叠时 钟φ2:.为双相非交叠时钟，双相非交叠时钟φip的下降沿略微领先于双相非交叠时钟φ? 的下降沿，双相非交叠时钟φ%整体略微落后于双相非交叠时钟φ2,校准时钟φ%为双 相非交叠时钟Φ. _2β的反相时钟、并在双相非交叠时钟ψ.2β的低电平期间有一段时间被拉到 低电平用于校准，校准采样时钟Φi5为双相非交叠时钟φ2D的同频时钟、其上升沿采样校 准时钟Φ.」的校准输出。 在开关电容电路对输入信号进行采样的期间，插入一段失调校准时间，在校准时 间段里，锁存输出电路将预放大电路的输入失调电压放大产生校准控制方波信号，并通过 失调校准电路反馈调整预放大电路负载管的阈值电压，从而实现输入失调电压的抵消，整 个电路中除了负载管M5和负载管Μ4的衬底以外，其余所有NM0S管的衬底都连接到地、所有 PM0S管的衬底都连接到电源电压。 所述预放大电路，包括尾电流偏置电流管吣、尾电流偏置电压VB1、输入差分管Μ2、 输入差分管Μ3、二极管连接的负载管Μ4、二极管连接的负载管Μ5，在开关电容电路对输入信 号进行采样的期间，差分输入vx+和Vχ均接到共模电平VεΜ，相当于等效输入预放大电路的 输入失调电压，负载管Μ4、负载管Μ5的阈值电压可根据输入失调电压的情况实时调整，以抵 消输入失调电压的影响，实现失调电压校准。 所述锁存输出电路，包括输入放大管Μ6、输入放大管Μ7、开关管Ms、正反馈连接的 负载管M9、正反馈连接的负载管吣。、与门Gi、与门G2、D触发器G3、D触发器G4，在开关电容 电路对输入信号进行米样即双相非交叠时钟Φ.I和双相非交叠时钟Φ_ip为高电平的期间， 校准时钟φ姆提供一段校准输出时间，负载管Ms在其控制下将输入失调电压放大为数字 信号，并由校准采样时钟Φ^采样输出为校准控制信号％+和Ve，当双相非交叠时钟fa 为高电平时，对输入信号的正常比较结果通过与门A、与门G2后产生为比较器输出信号VQ+ 和输出信号V。。 所述失调校准电路，包括尾电流偏置管Μα、尾电流偏置电压VB3、输入差分管Me2、输 入差分管Με3、校准参考电压VB2、负载电阻R"、负载电阻Re2、电荷栗偏置电流管Mm和电荷栗 偏置电流管M"、电荷栗偏置电压VB4和电荷栗偏置电压VB5、电荷栗开关管Με5、电荷栗开关管 MC6、电荷栗电容Ce，偏置管Me4和偏置管Μ"提供相等的偏置电流，开关管Me5和开关管1"；在 校准控制信号Ve+和校准控制信号Vε的控制下交替打开，让上下偏置电流分别对电容C^充 放电产生电荷栗输出电压VpUMp，电荷栗输出电压VpUMp和校准参考电压VΒ2经过比较放大后产 生校准输出信号νΑ+和校准输出信号VΑ并分别反馈到预放大电路负载管Μ5和负载管Μ4的 衬底，实现输入失调电压校准。 采用如上技术方案的技术，具有如下有益效果： 本技术其在开关电容电路对输入信号进行采样的期间，插入了一段失调校准 时间。在这段校准时间段里，比较器将预放大电路的输入失调电压放大产生为校准控制方 波信号，并控制失调校准电路反馈调整预放大电路负载管的阈值电压，从而实现输入失调 电压的抵消，之后比较器正常对输入信号进行比较放大。此校准技术不会在比较器的信号 节点上引入任何寄生参数，可以提高比较器的响应速度，适合于高速ADC的应用场合。【附图说明】 图la为传统开关电容比较器。 图lb为传统工作时本文档来自技高网...

【技术保护点】
一种模数转换器中开关电容比较器电路，其特征在于：包括开关电容电路、预放大电路、锁存输出电路、失调校准电路；所述开关电容电路连接所述预放大电路的输入端，所述锁存输出电路连接所述预放大电路的输出端，所述失调校准电路与预放大连路相连接。

【技术特征摘要】

【专利技术属性】
技术研发人员：严伟，廖浩勤，
申请(专利权)人：西安启微迭仪半导体科技有限公司，
类型：新型
国别省市：陕西;61