本实用新型专利技术公开了一种绝对单调的电阻串联分压式数模转换器，包括行译码器，行译码器连接一个Pcell阵列和一个Ncell阵列，且Ncell阵列还与列译码器连接，Pcell阵列和Pcell阵列之间连接有反相器。本实用新型专利技术提供一种能够输出绝对单调的电压信号，以及能够检测芯片内部电路的工作状态，调整电路参数，且能够保证电路性能的数模转换器，并且该数模转换器通过紧凑的阵列布局，尽可能地减小版图面积。
【技术实现步骤摘要】
本技术属于数模转换器
，具体涉及一种绝对单调的电阻串联分压式数模转换器。
技术介绍
在过去的几十年中，集成电路技术得到了迅猛的发展。特别是以通讯为首的电子系统，向着高速率、高性能、高集成度、低成本的方向不断向前发展。这就对系统中的各个模块提出了更高的要求。但是随着工艺尺寸的不断缩小，器件的参数在工艺、电源电压、工作温度等条件变化下的波动越来越大。电路的设计难度越来越大。电路设计工作者只能通过检测芯片内部电路的工作状态，来调整电路的参数，保证电路的性能。在这检测和控制的回路中，需要一个绝对单调的数模转换器。
技术实现思路
本技术的目的是提供一种绝对单调的电阻串联分压式数模转换器，提供了一种能够能够输出绝对单调的电压信号，以及能够检测芯片内部电路的工作状态，调整电路参数，且能够保证电路性能的数模转换器。本技术所采用的技术方案是，一种绝对单调的电阻串联分压式数模转换器，包括行译码器，行译码器连接一个Pcell阵列和一个Ncell阵列，且Ncell阵列还与列译码器连接，Pcell阵列和Pcell阵列之间连接有反相器；其中Pcell阵列由2N 1个Pcell单元首尾连接组成；N为输入数字信号的位数，Pcell单元包括ΡΜ0和PM1两个PM0S管，其中ΡΜ0的漏端和所述PM1的源端相连，ΡΜ0的源端和P型高阻抗率电阻RpO相连，且PM1的漏端通过上下行的Pcell单元和NCell单元连接到电压输出端Vout ；其中Ncell阵列由2n 1个Ncell单元首尾连接组成；Ncell单元包括ΝΜ0和匪1两个NM0S管，其中ΝΜ0的漏端和所述匪1的源端相连，ΝΜ0的源端和N型高阻抗率电阻RnO相连，匪1的漏端通过上下行的Ncell单元和Pcell单元连接到输出端Vout。本技术的特点还在于，其中行译码器有2M个输出信号，其中一半的输出信号连接Pcell阵列，另一半的输出信号连接Ncell阵列，其中Μ为连接到行译码器的高位输入数字信号的位数。其中列译码器有2ν Μ个输出信号，且列译码器的输出信号直接驱动Ncell阵列，且经过反相器驱动Pcell阵列。其中反相器至少为两个或两个以上。本技术的有益效果是，该电路包含一个行编码器、一个列编码器、一个Pcell阵列、一个Ncell阵列和多个反相器。数模转换器的输入是数字信号Din，电压输出是vout ;每一个Pcell单元都包含两个PM0S管ΡΜ0、PM1和一个P型高阻抗电阻RpO ;每一个Ncell单元都包含连个NMOS管NM0、匪1和一个N型高阻抗电阻RnO ;通过行列编码和开关控制，保证DAC的输出vout只连接到电阻阵列中的其中一个电阻节点上。该DAC电路通过电阻分压输出一个绝对单调的电压信号，并且能够检测芯片内部电路的工作状态，调整电路参数，且能够保证电路性能的数模转换器；通过紧凑的阵列布局，尽可能地减小版图面积，mos管和电阻的尺寸都可以得到相应的缩减。采用本技术的电路结构，可以在较小的版图面积下实现高比特数的数模转换器。【附图说明】图1是本技术一种绝对单调的电阻串联分压式数模转换器的电路连接图；图2是本技术一种绝对单调的电阻串联分压式数模转换器中列译码器的电路连接图；图3是本技术一种绝对单调的电阻串联分压式数模转换器中行译码器的电路连接图；图4是本技术一种绝对单调的电阻串联分压式数模转换器中Pcell的电路连接图；图5是本技术一种绝对单调的电阻串联分压式数模转换器中Ncell的电路连接图。图中，1.行译码器，2.列译码器，3.Ncell单元，4.反相器，5.Pcell单元，6.Pcell阵列，7.Ncell阵列。【具体实施方式】下面结合附图和【具体实施方式】对本技术进行详细说明。本技术提供了一种绝对单调的电阻串联分压式数模转换器，如图1所示，包括一个Pcell阵列6、一个Ncell阵列7，一个行译码器1、一个列译码器2和多个反相器4。其中行译码器1连接一个Pcell阵列6和一个Ncell阵列7，且Ncell阵列7还与列译码器2连接，其中Ncell阵列的C0-C7在列译码器2的从左至右依次连接，Pcell阵列的R0-R7在行译码器1的从下至上依次连接，Pcell阵列6和Pcell阵列7之间连接有反相器4。其中Pcell阵列6中的每一个Pcell单元5在原理图和版图上，都可以直接以阵列的形式首尾相连；在边界处的Pcell单元5连接上下一行的Pcell单元5或者Ncell单元3，Pcell阵列6输出高电压部分；Ncell阵列7中的每一个Ncell单元3在原理图和版图上，都可以直接以阵列的形式首尾相连；在边界处的Ncell单元3连接上下一行的Ncell单元3或者Pcell单元5，Ncell阵列7输出低电压部分。如图2所示，列译码器遇到奇数行时，需要反向列控制输入码。如图3所示行译码器的输出R0?R3直接驱动Ncell阵列，行译码器的输出R4?R7经过反相器反向后驱动Pcell阵列，其中。如图4所示，Pcell单元5包括ΡΜ0和PM1两个PM0S管，其中ΡΜ0的漏端和所述PM1的源端相连，ΡΜ0的源端和P型高阻抗率电阻RpO相连，且PM1的漏端通过上下行的Pcell单元和NCell单元连接到输出端Vout。如图5所示，Ncell单元3包括ΝΜ0和NM1两个NM0S管，其中ΝΜ0的漏端和所述NM1的源端相连，ΝΜ0的源端和N型高阻抗率电阻RnO相连，匪1的漏端通过上下行的Ncell单元和Pcell单元连接到输出端Vout。【主权项】1.一种绝对单调的电阻串联分压式数模转换器，其特征在于，包括行译码器(1)，行译码器(1)连接一个Pcell阵列(6)和一个Ncell阵列(7)，且Ncell阵列(7)还与列译码器(2)连接，Pcell阵列(6)和Pcell阵列(7)之间连接有反相器(4); 所述Pcell阵列(6)由2n 1个Pcell单元(5)首尾连接组成；Pcell单元(5)包括PMO和PM1两个PMOS管，其中PMO的漏端和所述PM1的源端相连，PMO的源端和P型高阻抗率电阻RpO相连，且PM1的漏端通过上下行的Pcell单元和NCell单元连接到电压输出端Vout ； 所述Ncell阵列(7)由2n 1个Ncell单元(3)首尾连接组成；Ncell单元(3)包括NM0和NM1两个NM0S管，其中NM0的漏端和所述NM1的源端相连，NM0的源端和N型高阻抗率电阻RnO相连，匪1的漏端通过上下行的Ncell单元和Pcell单元连接到输出端Vout。2.根据权利要求1所述的一种绝对单调的电阻串联分压式数模转换器，其特征在于，所述行译码器(1)有2M个输出信号，其中一半的输出信号连接Pcell阵列(6)，另一半的输出信号连接Ncell阵列(7)。3.根据权利要求1所述的一种绝对单调的电阻串联分压式数模转换器，其特征在于，所述列译码器(2)有2n M个输出信号，且列译码器(2)的输出信号直接驱动Ncell阵列(7)，且经过反相器(4)驱动Pcell阵列(6)。4.根据权利要求1-3所述的任意一种绝对单调的电阻串联分压式数模转换器，其特征在于，所述反相器(4)至少为两个或两个以上。【专利摘要】本实用本文档来自技高网...
【技术保护点】
一种绝对单调的电阻串联分压式数模转换器，其特征在于，包括行译码器(1)，行译码器(1)连接一个Pcell阵列(6)和一个Ncell阵列(7)，且Ncell阵列(7)还与列译码器(2)连接，Pcell阵列(6)和Pcell阵列(7)之间连接有反相器(4)；所述Pcell阵列(6)由2N‑1个Pcell单元(5)首尾连接组成；Pcell单元(5)包括PM0和PM1两个PMOS管，其中PM0的漏端和所述PM1的源端相连，PM0的源端和P型高阻抗率电阻Rp0相连，且PM1的漏端通过上下行的Pcell单元和NCell单元连接到电压输出端Vout；所述Ncell阵列(7)由2N‑1个Ncell单元(3)首尾连接组成；Ncell单元(3)包括NM0和NM1两个NMOS管，其中NM0的漏端和所述NM1的源端相连，NM0的源端和N型高阻抗率电阻Rn0相连，NM1的漏端通过上下行的Ncell单元和Pcell单元连接到输出端Vout。
【技术特征摘要】
【专利技术属性】
技术研发人员：廖浩勤，严伟，
申请(专利权)人：西安启微迭仪半导体科技有限公司，
类型：新型
国别省市：陕西;61
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。