一种高电源电压稳定性的环形时钟发生电路制造技术

本实用新型专利技术涉及集成电路技术领域，尤其涉及一种高电源电压稳定性的环形时钟发生电路。在本实用新型专利技术的实施例中，所述高电源电压稳定性的环形时钟发生电路包括偏置电流产生电路、核心延时电路和短暂延时电路；偏置电流产生电路由一可变电阻和多个MOS管构成，为电路提供偏置电流；核心延时电路由一可变电容和多个MOS管构成，进行核心延时；短暂延时电路进行短暂延时。在本实用新型专利技术的实施例中，所述高电源电压稳定性的环形时钟发生电路的时钟周期主要由可变电阻和可变电容的值决定，反相器的门延时时间占比较小，故时钟频率与电源电压的值弱相关，具有较高的电源电压稳定性。

【技术实现步骤摘要】

本技术设及集成电路
，尤其设及一种高电源电压稳定性的环形时钟 发生电路。
技术介绍
时钟发生电路是目前模数混合集成电路中不可或缺的核屯、组成部分，其能够提供 一定频率的时钟信号，供给数字电路进行采样、同步等信号处理。 环形时钟发生电路，结构简单，占用忍片面积较小，被广泛应用于模数混合信号处 理电路中。但传统反相器结构的环形时钟发生电路的电源电压稳定性很差，其时钟周期完 全由反相器的口延时时间决定，在电源电压降低时，延时时间将急剧变大，产生很大的频率 偏移。并且，时钟频率也容易随着工艺和溫度的变化而变化。
技术实现思路
本技术的目的在于提供一种高电源电压稳定性的环形时钟发生电路，旨在解 决传统反相器结构的环形时钟发生电路电源电压稳定性差的问题。 阳〇化]本技术是运样实现的，一种高电源电压稳定性的环形时钟发生电路，包括依 次连接的第一反相器和第二反相器，所述高电源电压稳定性的环形时钟发生电路还包括： 输出端接所述第一反相器的输出端，提供偏置电流的偏置电流产生电路； 与所述偏置电流产生电路的输出端连接，进行核屯、延时的核屯、延时电路； 连接于所述核屯、延时电路的输出端和所述第一反相器的输入端之间，进行短暂延 时的短暂延时电路。 进一步的，所述偏置电流产生电路包括： 可变电阻、第一NMOS管、第二NMOS管和第一PMOS管； 所述第一NMOS管的漏极通过所述可变电阻接正电源，所述第一NMOS管的源极接 地，所述第一NMOS管的栅极同时接所述第一NMOS管的漏极和所述第二NMOS管的栅极，所 述第二NMOS管的源极接地，所述第二NMOS管的漏极接所述第一PMOS管的漏极，所述第一 PMOS管的源极接正电源，所述第一PMOS管的栅极同时接所述第一PMOS管的漏极和所述核 屯、延时电路。 进一步的，所述核屯、延时电路包括： 可变电容、第SNMOS管、第四NMOS管、第二PMOS管和第SPMOS管； 所述第=NMOS管的栅极接所述第一NMOS管的栅极，所述第=NMOS管的源极接 地，所述第=NMOS管的漏极接所述第二PMOS管的漏极，所述可变电容接在所述第=NMOS 管的漏极和源极之间，所述第四NMOS管的栅极接所述第=NMOS管的漏极，所述第四NMOS 管的源极接地，所述第四NMOS管的漏极同时接所述第=PMOS管的漏极和所述短暂延时电 路，所述第二PMOS管的栅极接所述第一反相器的输出端，所述第二PMOS管的源极接正电 源，所述第=PMOS管的栅极同时接所述第一PMOS管的栅极和所述短暂延时电路，所述第= PMOS管的源极接正电源。 进一步的，所述短暂延时电路包括： 第五NMOS管、第六NMOS管、第屯NMOS管、第八NMOS管、第四PMOS管、第五PMOS 管、第六PMOS管和第屯PMOS管； 所述第六NMOS管的栅极接所述第一NMOS管的栅极，所述第六NMOS管的源极接 地，所述第六NMOS管的漏极接所述第五NMOS管的源极，所述第八NMOS管的栅极接所述第 一NMOS管的栅极，所述第八NMOS管的源极接地，所述第八NMOS管的漏极接所述第屯NMOS 管的源极，所述第五NMOS管的栅极同时接所述第四NMOS管的漏极和所述第四PMOS管的栅 极，所述第五NMOS管的漏极同时接所述第四PMOS管的漏极、所述第屯NMOS管的栅极和所 述第六PMOS管的栅极，所述第六PMOS管的漏极同时接所述第屯NMOS管的漏极和所述第一 反相器，所述第四PMOS管的源极接所述第五PMOS管的漏极，所述第六PMOS管的源极接所 述第屯PMOS管的漏极，所述第五PMOS管的栅极接所述第一PMOS管的栅极，所述第五PMOS 管的源极接正电源，所述第屯PMOS管的栅极接所述第一PMOS管的栅极，所述第屯PMOS管 的源极接正电源。 进一步的，所述可变电阻包括： 第一电阻、第二电阻、第S电阻、第四电阻、第五电阻、第九NMOS管、第十NMOS管、 第^^一NMOS管、第十二NMOS管； 所述第五电阻、第四电阻、第S电阻、第二电阻和第一电阻依次串联于正电源和所 述第一NMOS管的漏极之间，所述第九NMOS管的源极和漏极分别接所述第一电阻的两端，所 述第十NMOS管的源极和漏极分别接所述第二电阻的两端，所述第十一NMOS管的源极和漏 极分别接所述第=电阻的两端，所述第十二NMOS管的源极和漏极分别接所述第四电阻的 两端。 进一步的，所述可变电容包括： 第一电容、第二电容、第S电容、第四电容、第五电容、第十SNMOS管、第十四NMOS 管、第十五NMOS管、第十六NMOS管； 所述第一电容、第二电容、第=电容、第四电容和第五电容的第一端均接所述第= NMOS管的漏极，所述第一电容、第二电容、第=电容和第四电容的第二端分别接所述第十= NMOS管、第十四NMOS管、第十五NMOS管和第十六NMOS管的漏极，所述第五电容的第二端接 地，所述第十=NMOS管、第十四NMOS管、第十五NMOS管和第十六NMOS管的源极均接地。 在本技术的实施例中，所述高电源电压稳定性的环形时钟发生电路包括偏 置电流产生电路、核屯、延时电路和短暂延时电路；偏置电流产生电路由一可变电阻和多个 MOS管构成，为电路提供偏置电流，核屯、延时电路由一可变电容和多个MOS管构成，进行核 屯、延时，短暂延时电路进行短暂延时。在本技术的实施例中，所述高电源电压稳定性的 环形时钟发生电路的时钟周期主要由可变电容和可变电阻的值决定，反相器的口延时时间 占比较小，故时钟频率与电源电压的值弱相关，具有较高的电源电压稳定性。【附图说明】 图1是本技术实施例提供的高电源电压稳定性的环形时钟发生电路的模块 图； 图2是本技术实施例提供的高电源电压稳定性的环形时钟发生电路的电路 图； 图3是本技术实施例提供的可变电阻的实现电路图； 图4是本技术实施例提供的可变电容的实现电路图。【具体实施方式】 为了使本技术的目的、技术方案及优点更加清楚明白，W下结合附图及实施 例，对本技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用W解释 本技术，并不用于限定本技术。 图1示出了本技术实施例提供的高电源电压稳定性的环形时钟发生电路的 模块图。为了便于说明，仅示出了与本技术实施例相关的部分。 一种高电源电压稳定性的环形时钟发生电路，包括依次连接的第一反相器5和第 二反相器6,所述高电源电压稳定性的环形时钟发生电路还包括： 输出端接第一反相器5的输出端，提供偏置电流的偏置电流产生电路1 ; 与偏置电流产生电路1的输出端连接，进行核屯、延时的核屯、延时电路2 ; 连接于核屯、延时电路2的输出端和第一反相器5的输入端之间，进行短暂延时的 短暂延时电路3。 图2示出了本技术第一实施例提供的高电源电压稳定性的环形时钟发生电 路的电路图。为了便于说明，仅示出了与本技术实施例相关的部分。 作为本技术的一实施例，偏置电流产生电路1包括： 可变电阻Raw、第一醒OS管醒1、第二醒OS管醒2和第一PMOS管PMl; 阳0測第一NMOS管醒1的漏极通过可变电阻Rad成正电源，第一NMOS管醒1的源极接 地，第一NMO本文档来自技高网...

【技术保护点】
一种高电源电压稳定性的环形时钟发生电路，包括依次连接的第一反相器和第二反相器，其特征在于，所述高电源电压稳定性的环形时钟发生电路还包括：输出端接所述第一反相器的输出端，提供偏置电流的偏置电流产生电路；与所述偏置电流产生电路的输出端连接，进行核心延时的核心延时电路；连接于所述核心延时电路的输出端和所述第一反相器的输入端之间，进行短暂延时的短暂延时电路。

【技术特征摘要】

【专利技术属性】
技术研发人员：刘嘉，黎冰，涂柏生，
申请(专利权)人：深圳市博巨兴实业发展有限公司，
类型：新型
国别省市：广东;44