一种多粒度并行解速率匹配方法和装置制造方法及图纸

本发明专利技术公开了一种多粒度并行解速率匹配方法和装置，该方法包括：计算环形缓冲器矩阵中每列的长度，确定所述环形缓冲器矩阵的索引地址交织模式，并根据码块长度计算出特殊处理列；并行读取待解速率匹配数据，并排列成N列矩阵，其中，N为根据处理器位宽得到的并行度，所述待解速率匹配数据包括系统信息、校验1信息和校验2信息；根据索引地址交织模式，对所述N列矩阵中的每一行进行交织操作。通过本发明专利技术可以减少解比特选择过程中的判断操作，使得数据处理有一定的连贯性，数据处理更加灵活，解速率匹配更高效。

【技术实现步骤摘要】

本专利技术涉及通信
，尤其涉及一种多粒度并行解速率匹配方法和装置。
技术介绍
LTE系统采用自适应的调制和编码技术AMC(AdaptiveModulationandCoding)， 在与信道条件相匹配的情况下，最大限度地发送信息。其中，LTE是应用于手机及数据卡终 端的高速无线通讯标准。在信道情况较好的情况下，采用高阶的调制方式和较高的编码速 率；在信道条件比较差的情况下，采用低阶的调制方式和较低的编码速率。LTE系统中共有 31个MCS(调制与编码策略）等级（其中三项为保留项），以适应不同用户的信道情况，提 高数据传输效率和频谱利用效率。在AMC技术中，编码速率的改变主要是通过速率匹配来 实现，通信系统通过速率匹配，使得物理传输资源得到了合理和充分的利用。 解速率匹配在LTE系统中所处的位置如图2所示。解调解扰模块输出的数据送入 解速率匹配模块，输出系统信息、校验1信息、校验2信息，送入信道译码。解速率匹配一般 包括三个步骤： 步骤1，计算填充比特位置。速率匹配把一个码块的数据排列成一个32列的矩阵， 不能被32整除的码块，需要添加填充比特。在比特收集的时候，需要对填充比特进行打孔。 所以在解比特选择之前，需要计算出填充比特的位置，还原出32列的矩阵。 步骤2,解比特选择。解速率匹配模块的输入数据在存储单元的存放形式如图3所 示，系统信息在前面，校验1信息和校验2信息交叉存放。解比特选择后，分离出校验1信 息和校验2信息，三路信息分别以一个32列矩阵的形式存放，如图4所示。 步骤3，解子块交织。分别对系统信息、校验1信息、校验2信息矩阵的每一行做交 织，交织完成后去掉填充比特，按行输出。 传统的解速率匹配需要记录填充比特的位置，在解比特选择过程中存在很多判 断，这势必会打断数据处理的连贯性，不能并行执行；另外，传统的代数处理器并行度为 32,对于LTE系统、甚至以后的5G系统，远远不能满足速度和实时性的要求。
技术实现思路
为了解决上述问题，本专利技术实施例提供了一种多粒度并行解速率匹配方法和装 置，减少了解比特选择过程中的判断操作，使得数据处理有一定的连贯性，数据处理更加灵 活，解速率匹配更高效。 为实现上述目的，一方面，本专利技术实施例提出了一种多粒度并行解速率匹配方法， 该方法至少可以包括以下步骤： 计算环形缓冲器矩阵中每列的长度，确定所述环形缓冲器矩阵的索引地址交织模 式，并根据码块长度计算出特殊处理列，所述特殊处理列为需要进行行交织的列； 并行读取待解速率匹配数据，并排列成N列矩阵，其中，N为根据处理器位宽得到 的并行度，所述待解速率匹配数据包括系统信息、校验1信息和校验2信息； 根据所述索引地址交织模式，对所述N列矩阵中的每一行进行交织操作。 进一步地，所述环形缓冲器矩阵的确定方法可以为： 根据所述码块长度，计算出填充比特数目和矩阵行数； 根据所述填充比特数目和所述矩阵行数，选择列置换样式作为所述环形缓冲器矩 阵。 进一步地，所述并行读取待解速率匹配数据，并排列成N列矩阵，具体可以包括： 交叉存放所述校验1信息和所述校验2信息，通过交织、选择操作，将所述校验1 信息和所述校验2信息分离开。 进一步地，所述并行读取待解速率匹配数据，并排列成N列矩阵，还具体可以包 括： 对所述特殊处理列进行处理，将所述校验1信息和所述校验2信息互换位置。 进一步地，根据预先计算出来的系统信息和校验信息的交织索引，对所述N列矩 阵中的每一行做交织操作，还可以包括：根据所述处理器位宽，同时对所述系统信息、所述 校验1信息和所述校验2信息进行交织，之后进行多粒度写回，以使所述系统信息跟所述校 验1信息及所述校验2信息分离。 另一方面，本专利技术实施例还提供一种多粒度并行解速率匹配装置。该装置可以包 括：第一存储单元、第二存储单元、第三存储单元、总线接口单元1、总线接口单元2和向量 交织及选择合并单元；所述向量交织及选择合并单元包括向量交织单元和向量选择合并单 元；其中， 所述第一存储单元用于存储待解速率匹配数据； 所述总线接口单元1用于并行读取所述待解速率匹配数据，并排列成N列矩阵； 所述向量交织单元用于计算环形缓冲器矩阵中每列的长度，确定所述环形缓冲器 矩阵的索引地址交织模式，并根据码块长度计算出特殊处理列，还用于根据所述索引地址 交织模式，对所述N列矩阵中的每一行进行交织操作； 所述第一存储单元中的数据由所述总线接口单元1发送至向量交织及选择合并 单元进行交织、选择、合并操作，并由所述总线接口单元2发送至所述第二存储单元中进行 存储； 所述第二存储单元中的所述数据由所述总线接口单元2发送至所述向量交织及 选择合并单元中的所述向量交织单元，对所述N列矩阵中的每一行进行交织操作，并由所 述总线接口单元1以相应的粒度写入所述第三存储单元中并进行存储。 进一步地，所述第一存储单元按1个逻辑bank寻址，所述第二存储单元按64个逻 辑bank寻址，所述第三存储单元按2个逻辑bank寻址。 通过本专利技术实施例的多粒度并行解速率匹配方法和装置，将码块按照32列矩阵 存放时，不考虑空比特，直接将有效数据按照矩阵模式进行存放，解交织后得到的都是有效 数据，得到了没有空比特的交织模式，不存在空比特的打孔，减少了解比特选择过程中的判 断操作，使得数据有一定的连贯性。然后，对规律排列的数据进行向量处理，采用多维、多粒 度地读写，使得数据处理更加灵活，高效地实现了解速率匹配。 当然，实施本专利技术的任一产品不一定需要同时实现以上所述的所有优点。 本专利技术的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变 得显而易见，或者通过实施本专利技术而了解。本专利技术的目的和其它优点可通过在所写的说明 书、权利要求书以及附图中所特别指出的方法来实现和获得。【附图说明】 附图作为本申请的一部分，用来提供对本专利技术的进一步的理解，本专利技术的示意性 实施例及其说明用于解释本专利技术，但不构成对本专利技术的不当限定。显然，下面描述中的附图 仅仅是一些实施例，对于本领域普通技术人员来说，在不付出创造性劳动的前提下，还可以 根据这些附图获得其他附图。在附图中： 图1为根据一示例性实施例示出的多粒度并行解速率匹配装置结构示意图； 图2为根据一示例性实施例示出的解速率匹配在LTE系统中所处的位置； 图3为根据一示例性实施例示出的解速率匹配的输入数据； 图4为根据一示例性实施例示出的解比特选择后的数据矩阵； 图5a为根据一示例性实施例示出的校验1信息和校验2信息分离过程中第一次 读入N位数据的交织操作示意图； 图5b根据一示例性实施例示出的校验1信息和校验2信息分离过程中第二次读 入N位数据的交织操作示意图； 图5c根据一示例性实施例示出的校验1信息和校验2信息分离过程中选择、合并 操作示意图； 图5d根据一示例性实施例示出的校验1信息和校验2信息分离过程中交织再整 理示意图； 图6为根据一示例性实施例示出的多粒度并行解速率匹配流程示意图。【具体实施方式】 为使本专利技术的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照 附图，对本专利技术作进一步的详细说明。 需要说明的是，在没有明确限定或不冲突的情况下，本专利技术中的各个实施例及其 中的技术特征可以相互组本文档来自技高网...

【技术保护点】
一种多粒度并行解速率匹配方法，其特征在于，该方法包括：计算环形缓冲器矩阵中每列的长度，确定所述环形缓冲器矩阵的索引地址交织模式，并根据码块长度计算出特殊处理列，所述特殊处理列为需要进行行交织的列；并行读取待解速率匹配数据，并排列成N列矩阵，其中，N为根据处理器位宽得到的并行度，所述待解速率匹配数据包括系统信息、校验1信息和校验2信息；根据所述索引地址交织模式，对所述N列矩阵中的每一行进行交织操作。

【技术特征摘要】

【专利技术属性】
技术研发人员：赵旭莹，王晓琴，林啸，
申请(专利权)人：中国科学院自动化研究所，
类型：发明
国别省市：北京;11