【技术实现步骤摘要】
本专利技术涉及数字电路设计，尤其涉及一种高位分离的串行移位补码乘加运算电路和脉动阵列系统。
技术介绍
1、在神经网络加速器的电路设计工艺中，通常采用传统的计算机体系结构设计方案，例如，先由程序指示计算逻辑单元从寄存器中取数，然后执行对应逻辑运算操作，再把操作结果写回指定的寄存器中，反复进行上述运算，最终完成一个程序的运行，随着神经网络的数据处理量增大，传统的计算机体系结构在数据存取时会带来大量的功耗，不再适用于当前神经网络加速器的设计。
2、相关技术中，通过脉冲脉动阵列架构将数据流规整的存放在寄存器中，并且有序地输入相同的基本运算单元(process element，pe)，每个运算单元的的输出结果用于下一个运算单元计算，因此可以进行全流水的计算并输出最终结果，但由于不同的卷积层的卷积核以及神经元数量不同，则常规的脉冲脉动阵列的每层卷积都需要设计不同的输入和输出时序，则电路结构设计复杂且缺乏通用性。
技术实现思路
1、本专利技术提供一种高位分离的串行移位补码乘加运算电路和脉动阵...
【技术保护点】
1.一种高位分离的串行移位补码乘加运算电路，其特征在于，包括：
2.根据权利要求1所述的高位分离的串行移位补码乘加运算电路，其特征在于，所述外部信号输入端口包括符号位端口和高位计算开始信号端口；
3.根据权利要求1所述的高位分离的串行移位补码乘加运算电路，其特征在于，所述移位补码乘加器包括：
4.根据权利要求1所述的高位分离的串行移位补码乘加运算电路，其特征在于，所述第一数据选择器具体用于：
5.根据权利要求3所述的高位分离的串行移位补码乘加运算电路，其特征在于，所述第二数据选择器具体用于：
6.根据权利要求...
【技术特征摘要】
1.一种高位分离的串行移位补码乘加运算电路，其特征在于，包括：
2.根据权利要求1所述的高位分离的串行移位补码乘加运算电路，其特征在于，所述外部信号输入端口包括符号位端口和高位计算开始信号端口；
3.根据权利要求1所述的高位分离的串行移位补码乘加运算电路，其特征在于，所述移位补码乘加器包括：
4.根据权利要求1所述的高位分离的串行移位补码乘加运算电路，其特征在于，所述第一数据选择器具体用于：
5.根据权利要求3所述的高位分离的串行移位补码乘加运算电路，其特征在于，所述第二数据选择器具体用于：
6.根据权利要求3所述的高位分离的串行移位补码乘加运算电路，其特征在于，所述第三数据选择器具体用于：
7.根据权利要求1所述的高位分离的串行移位补码乘加运算电路，其特征在于，所述第一数据选择器还包括第...
【专利技术属性】
技术研发人员：王鹏超，张峰，
申请(专利权)人：中国科学院自动化研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。