一种编程器高速IO与高压保护电路制造技术

本发明专利技术公开一种编程器高速IO与高压保护电路，包括芯片U1A、二极管D1、电阻RS1和三极管Q1，所述芯片U1A的脚2连接二极管D1的阴极和电源VCCIO，二极管D1的阳极连接电阻RS1和芯片U1A的脚6，电阻RS1的另一端连接晶闸管M1的源极，晶闸管M1的栅极连接电阻RG1和三极管Q1的集电极，三极管Q1的基极连接电阻RB1和电阻RE1，电阻RE1的另一端连接三极管Q1的发射极并接地。使用本发明专利技术的电路结构，能够使得通用编程器产品速度快，成本低，发热量小，不需要外接电源适配器，可以为用户创造更多效益。

【技术实现步骤摘要】

本专利技术涉及一种保护电路，具体是一种编程器高速1与高压保护电路。
技术介绍
目前，其他公司的全驱通用编程器，所采用的1驱动结构如图1所示(实际产品有48到144路相同的1驱动电路)，ZIFl是编程器锁紧座接口，接目标芯片的引脚，这些引脚的功能可以是通用10，芯片供电VDD，芯片编程高压VPP或者电源GND，所以需要配上图1这样的电路来完成不同的功能。这种电路结构存在一个瓶颈，就是编程时1的速度上不去，尤其是目标芯片内置弱上拉双向1的数据总线，比如NAND闪存，读写速度很难超过1MB/S。另外VPP电路的功耗非常大，RSl必须使用大功率的电阻，发热量大。具体原因如下:QC1/QP1/QN1这三个三极管的CE极之间都存在结间电容，不同型号的三极管，这个电容的容量在数PF到数十pF之间，这些结间电容与RSl构成了 RC积分电路，致使高速1信号波形出现严重失真，限制了编程器读写速度的提升。如果要解决速度瓶颈，只有两个途径，一是降低三极管PN结电容，这个因半导体工艺的限制，目前很难做出PN结电容更小的三极管。二是减小RSl的阻值，但这个电路中，RSl又作为VPP电压的限流电阻，保护FPGA 1不被烧坏，假设VPP=21.5V，VCC10=3.3V，QPl导通，此时RSl两端压降为21.5-3.3-0.7=17.5V，RSl功耗为U2/R=0.93W，这个功耗相当大。如果将RSl减小到100欧，那么RSl的功耗将达到3.06W，很显然已经远远超过普通贴片电阻的最大功率了，整机的功耗也将非常大，所以想要提高速度，就必须解决VPP供电和RSl电阻的矛盾。【专利
技术实现思路
】本专利技术的目的在于提供一种编程器高速1与高压保护电路，以解决上述
技术介绍
中提出的问题。为实现上述目的，本专利技术提供如下技术方案: 一种编程器高速1与高压保护电路，包括芯片U1A、二极管D1、电阻RSl和三极管Ql，所述芯片UlA的脚2连接二极管Dl的阴极和电源VCC10，二极管Dl的阳极连接电阻RSl和芯片UlA的脚6，电阻RSl的另一端连接晶闸管Ml的源极，晶闸管Ml的栅极连接电阻RGl和三极管Ql的集电极，三极管Ql的基极连接电阻RBl和电阻RE1，电阻REl的另一端连接三极管Ql的发射极并接地，电阻RBl的另一端连接二极管ZDl的阳极，二极管ZDl的阴极连接二极管M7的阴极、三极管Yl的集电极、三极管Y2的集电极和晶闸管Ml的漏极，二极管M7的阳极连接三极管Y3的集电极，三极管Y3的基极连接电阻RC2和电阻RC1，电阻RCl的另一端连接VDD驱动I，电阻RC2的另一端连接三极管Y3的发射极和电源VDD，三极管Y2的发射极连接电阻RP2和电源VPP，电阻RP2的另一端连接电阻RPl和三极管Y2的基极，电阻RPl的另一端连接VPP驱动1，三极管Yl的基极连接电阻RN1，电阻RNl的另一端连接GND驱动I，三极管Yl的发射极接地。作为本专利技术的优选方案:所述芯片UlA的型号为EP1C3。与现有技术相比，本专利技术的有益效果是:使用本专利技术的电路结构，能够使得通用编程器产品速度快，成本低，发热量小，不需要外接电源适配器，可以为用户创造更多效益。【附图说明】图1为编程器高速1与高压保护电路的电路图； 图2为现有技术的电路图。【具体实施方式】下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。请参阅图1，一种编程器高速1与高压保护电路，包括芯片U1A、二极管D1、电阻RSl和三极管Ql，所述芯片UlA的脚2连接二极管Dl的阴极和电源VCC10，二极管Dl的阳极连接电阻RSl和芯片UlA的脚6，电阻RSl的另一端连接晶闸管Ml的源极，晶闸管Ml的栅极连接电阻RGl和三极管Ql的集电极，三极管Ql的基极连接电阻RBl和电阻RE1，电阻REl的另一端连接三极管Ql的发射极并接地，电阻RBl的另一端连接二极管ZDl的阳极，二极管ZDl的阴极连接二极管M7的阴极、三极管Yl的集电极、三极管Y2的集电极和晶闸管Ml的漏极，二极管M7的阳极连接三极管Y3的集电极，三极管Y3的基极连接电阻RC2和电阻RCl，电阻RCl的另一端连接VDD驱动1，电阻RC2的另一端连接三极管Y3的发射极和电源VDD，三极管Y2的发射极连接电阻RP2和电源VPP，电阻RP2的另一端连接电阻RPl和三极管Y2的基极，电阻RPl的另一端连接VPP驱动1，三极管Yl的基极连接电阻RN1，电阻RNl的另一端连接GND驱动I，三极管Yl的发射极接地。芯片UlA的型号为EP1C3。本专利技术的工作原理是:本专利技术设计的新型1驱动电路。为解决速度与VPP的矛盾，加入了一组自动开关电路，VPP电压范围通常为DC9 - 24V，当VPP电压大于7V时，ZDl导通，三极管Ql导通，拉低场效应管Ml的G极，Ml关断，VPP电压只加到锁紧座上的芯片引脚，而与FPGA 1不通，也就不会有大电流流过RSl。如果没有VPP电压或者VPP电压小于7V，ZDl截止，Ql截止，场效应管Ml在VG +1V的驱动下完全导通，DS极直接相当于一根导线，可以通过双向信号，此时FPGA 1与ZIFl锁紧座上芯片1之间只有一个100欧的小电阻(根据产品需要，可以将此电阻减小到数十欧，进一步提高速度)，波形畸变更小，读写速度更快。使用此电路结构，我们的通用编程器产品的1速度已经达到10MB/S，远远超过其他公司的同类产品。而且因为VPP高压不会通过RSl加到VCC1，RSl功耗很低，发热量小，采用0603封装的小电阻即可，同时整机功耗也大大降低，直接使用USB即可提供整机工作电流，而同类产品都需要额外的电源适配器。【主权项】1.一种编程器高速1与高压保护电路，包括芯片U1A、二极管D1、电阻RSl和三极管Ql，其特征在于，所述芯片UlA的脚2连接二极管Dl的阴极和电源VCC10，二极管Dl的阳极连接电阻RSl和芯片UlA的脚6，电阻RSl的另一端连接晶闸管Ml的源极，晶闸管Ml的栅极连接电阻RGl和三极管Ql的集电极，三极管Ql的基极连接电阻RBl和电阻REl，电阻REl的另一端连接三极管Ql的发射极并接地，电阻RBl的另一端连接二极管ZDl的阳极，二极管ZDl的阴极连接二极管M7的阴极、三极管Yl的集电极、三极管Y2的集电极和晶闸管Ml的漏极，二极管M7的阳极连接三极管Y3的集电极，三极管Y3的基极连接电阻RC2和电阻RCl，电阻RCl的另一端连接VDD驱动1，电阻RC2的另一端连接三极管Y3的发射极和电源VDD，三极管Y2的发射极连接电阻RP2和电源VPP，电阻RP2的另一端连接电阻RPl和三极管Y2的基极，电阻RPl的另一端连接VPP驱动1，三极管Yl的基极连接电阻RN1，电阻RNl的另一端连接GND驱动1，三极管Yl的发射极接地。2.根据权利要求1所述的一种编程器高速1与高压保护电路，其特征在于，所述芯片UlA的型号为EP1C3。【专利摘要】本专利技术公开一种编程器高速IO与高压保护电路，包括芯片U1A、二极管D1、电阻RS本文档来自技高网...

【技术保护点】
一种编程器高速IO与高压保护电路，包括芯片U1A、二极管D1、电阻RS1和三极管Q1，其特征在于，所述芯片U1A的脚2连接二极管D1的阴极和电源VCCIO，二极管D1的阳极连接电阻RS1和芯片U1A的脚6，电阻RS1的另一端连接晶闸管M1的源极，晶闸管M1的栅极连接电阻RG1和三极管Q1的集电极，三极管Q1的基极连接电阻RB1和电阻RE1，电阻RE1的另一端连接三极管Q1的发射极并接地，电阻RB1的另一端连接二极管ZD1的阳极，二极管ZD1的阴极连接二极管M7的阴极、三极管Y1的集电极、三极管Y2的集电极和晶闸管M1的漏极，二极管M7的阳极连接三极管Y3的集电极，三极管Y3的基极连接电阻RC2和电阻RC1，电阻RC1的另一端连接VDD驱动1，电阻RC2的另一端连接三极管Y3的发射极和电源VDD，三极管Y2的发射极连接电阻RP2和电源VPP，电阻RP2的另一端连接电阻RP1和三极管Y2的基极，电阻RP1的另一端连接VPP驱动1，三极管Y1的基极连接电阻RN1，电阻RN1的另一端连接GND驱动1，三极管Y1的发射极接地。

【技术特征摘要】

【专利技术属性】
技术研发人员：季春，
申请(专利权)人：季春，
类型：发明
国别省市：安徽;34