一种高速编程器制造技术

本发明专利技术公开了一种高速编程器，包括数字信号电路板、DC‑DC转换与VDD/VPP功率驱动电路板，所述数字信号电路板通过底层排针和排母连接器连接下方的DC‑DC转换与VDD/VPP功率驱动电路板，FPGA芯片通过锁紧座/转接座IO数字信号线连接锁紧座/转接座，FPGA芯片通过ISP与扩展IO数字信号线连接ISP与扩展接口，数字信号电路板的底层还设有GND功率驱动电路，本发明专利技术采用相对更短、阻抗匹配的PCB连线，最少的连接器，优化的结构方案，确保高速信号完整性，远离DC‑DC干扰并做好屏蔽和滤波，从而达到较高的速度并稳定运行，同时也更方便用户使用。

A high speed programmer

【技术实现步骤摘要】
一种高速编程器
本专利技术涉及编程器
，具体是一种高速编程器。
技术介绍
行业普遍的做法如图3和图4所示：存在以下缺陷：1、数字信号电路板在下，而功率驱动电路板和锁紧座/转接座在上，中间靠排针排母连接器相连，这种连接方式，FPGA芯片与待编程芯片之间的锁紧座/转接座IO数字信号，必须通过排针排母连接器跨板传输，PCB走线长、阻抗大，信号频率受限制，产品速度达不到较高水平；而且排针排母连接器容易松动、接触电阻过大，导致高速信号衰减、不稳定，影响产品的可靠性；2、多组DC-DC转换电路用于产生VDD/VPP/VCCIO等多路电压，与数字信号电路板放在一起，初衷是为了便于集中控制与动态调整输出电压，但是多组DC-DC转换电路会带来不可忽视的传输线干扰与射频干扰，过于靠近FPGA芯片，会带来莫名其妙的干扰问题，对高速信号完整性的影响比较大，产品稳定性受到挑战；3、功率驱动电路板包括VDD/VPP/GND三组，靠多个三极管为待编程芯片提供VDD/VPP供电和GND回路，如图3所示，FPGA芯片信号的参考地在下边的数字信号电路板上，而锁紧座/转接座上待编程芯片的参考地却在上面的功率驱动电路板上，两组参考地通过排针排母连接器相连，而连接器本身有接触电阻、过长的PCB走线有较大阻抗，又要通过VDD/VPP/GND三组功率驱动的动态电流，这样会导致两组参考地之间出现变化的电压差，影响高速信号传输，导致产品稳定性不好，编程速度上不去；4、锁紧座/转接座通常最大只有48脚，而编程器IO和功率驱动脚位数往往在48-144之间，超出48脚的部分，行业普遍的做法是通过侧面ISP与扩展接口，使用杜邦线与锁紧座/转接座上的多引脚芯片相连，这种连接方式信号速度受限制，而且操作过程繁琐，用户体验较差；5、由图4可以看出，因为电路板布局的问题，ISP与扩展IO数字信号必须横穿整个电路板到达另一边，过长的走线影响了信号的高速传输，导致ISP与扩展接口速度受限制。
技术实现思路
本专利技术的目的在于提供一种高速编程器，以解决上述
技术介绍
中提出的问题。为实现上述目的，本专利技术提供如下技术方案：一种高速编程器，包括数字信号电路板、DC-DC转换与VDD/VPP功率驱动电路板，所述数字信号电路板通过底层排针和排母连接器连接下方的VDD/VPP功率驱动电路板，FPGA芯片通过锁紧座/转接座IO数字信号线连接锁紧座/转接座，FPGA芯片通过ISP与扩展IO数字信号线连接ISP与扩展接口，数字信号电路板的底层还设有GND功率驱动电路。作为本专利技术的进一步方案：所述数字信号电路板上设有USB接口。作为本专利技术的进一步方案：所述DC-DC转换与VDD/VPP功率驱动电路板上设有多个DC-DC转换电路。作为本专利技术的进一步方案：所述数字信号电路板上设有FPGA芯片。作为本专利技术的进一步方案：所述数字信号电路板上设有锁紧座/转接座。作为本专利技术的进一步方案：所述数字信号电路板上设有ISP与扩展接口。作为本专利技术的进一步方案：所述ISP与扩展接口位于数字信号电路板的正面。作为本专利技术的进一步方案：所述底层排针安装在锁紧座/转接座下方、线路板的另一面。作为本专利技术的进一步方案：所述数字信号电路板在上方，而DC-DC转换与VDD/VPP功率驱动电路板在下方。与现有技术相比，本专利技术的有益效果是：1、DC-DC转换与VDD/VPP功率驱动电路在下，而锁紧座/转接座和数字信号电路板在上，这种连接方式，FPGA与待编程芯片之间的锁紧座/转接座IO数字信号，是在同一块电路板上以最近距离直接相连的，彻底杜绝了排针排母连接器和过长的PCB走线，给锁紧座/转接座IO数字信号带来的不良影响，使得高速信号更稳定、产品速度更快；2、多组DC-DC转换电路用于产生VDD/VPP/VCCIO等多路电压，将其放置在VDD/VPP功率驱动电路板上并做好屏蔽和滤波，远离数字信号电路板上的MCU/FPGA芯片，可以有效解决DC-DC干扰问题，确保高速信号的完整性，提高的产品稳定性；3、在数字信号电路板的底层放置GND功率驱动电路，确保FPGA信号的参考地和待编程芯片的参考地在同一个电路板上就近连接，杜绝排针排母连接器、过长的PCB走线、VDD/VPP/GND功率驱动电路的动态电流，对两个参考地的不良影响，改善高速数字信号的稳定性，提高产品速度；4、正面放置ISP与扩展接口，超出48脚的芯片，芯片转接座的排针，直接插到与锁紧座/转接座在同一面、不同位置的ISP与扩展接口上，不需要连接杜邦线，操作更加简便，用户体验更佳；5、正面放置ISP与扩展接口，ISP与扩展IO数字信号也是就近连接到FPGA的，较短的连线可以提高信号的传输速度和稳定性，提高产品速度。总之，本专利技术采用相对更短、阻抗匹配的PCB连线，最少的连接器，优化的结构方案，确保高速信号完整性，远离DC-DC干扰并做好屏蔽和滤波，从而达到较高的速度并稳定运行，同时也更方便用户使用。附图说明图1是本专利技术的侧视图。图2为本专利技术的数字信号电路板顶视图。图3为现有技术的侧视图。图4为现有技术数字信号电路板顶视图。图中：1-USB接口、2-FPGA芯片、3-锁紧座/转接座、4-ISP与扩展接口、5-锁紧座/转接座IO数字信号线、6-ISP与扩展IO数字信号线、7-GND功率驱动电路、8-底层排针、9-数字信号电路板、10-排母连接器、11-DC-DC转换与VDD/VPP功率驱动电路板。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。请参阅图1-图2：实施例1：本专利技术实施例中，一种高速编程器，包括数字信号电路板9、DC-DC转换与VDD/VPP功率驱动电路板11，所述数字信号电路板9通过底层排针8和排母连接器10连接DC-DC转换与VDD/VPP功率驱动电路板11，FPGA芯片2通过锁紧座/转接座IO数字信号线5连接锁紧座/转接座3，FPGA芯片2通过ISP与扩展IO数字信号线6连接ISP与扩展接口4，数字信号电路板9的底层还设有GND功率驱动电路7。数字信号电路板9上设有USB接口1。DC-DC转换与VDD/VPP功率驱动电路板11上设有多个DC-DC转换电路。数字信号电路板9上设有FPGA芯片2。数字信号电路板9上设有锁紧座/转接座3。数字信号电路板9上设有ISP与扩展接口4。底层排针8安装在锁紧座/转接座3下方、线路板另一面。实施例2：在实施例1的基础上，如图2所示，在正面放置ISP与扩展接口，ISP与扩展IO数字信号也是就近连接到FPGA的，较短的连线可以提高信号的传输速度和稳定性，提高产品本文档来自技高网...

【技术保护点】
1.一种高速编程器，包括数字信号电路板(9)、DC-DC转换与VDD/VPP功率驱动电路板(11)，其特征在于，所述数字信号电路板(9)通过底层排针(8)和排母连接器(10)连接下方的DC-DC转换与VDD/VPP功率驱动电路板(11)，FPGA芯片(2)通过锁紧座/转接座IO数字信号线(5)连接锁紧座/转接座(3)，FPGA芯片(2)通过ISP与扩展IO数字信号线(6)连接ISP与扩展接口(4)，数字信号电路板(9)的底层还设有GND功率驱动电路(7)。/n

【技术特征摘要】
1.一种高速编程器，包括数字信号电路板(9)、DC-DC转换与VDD/VPP功率驱动电路板(11)，其特征在于，所述数字信号电路板(9)通过底层排针(8)和排母连接器(10)连接下方的DC-DC转换与VDD/VPP功率驱动电路板(11)，FPGA芯片(2)通过锁紧座/转接座IO数字信号线(5)连接锁紧座/转接座(3)，FPGA芯片(2)通过ISP与扩展IO数字信号线(6)连接ISP与扩展接口(4)，数字信号电路板(9)的底层还设有GND功率驱动电路(7)。


2.根据权利要求1所述的一种高速编程器，其特征在于，所述数字信号电路板(9)上设有USB接口(1)。


3.根据权利要求1所述的一种高速编程器，其特征在于，所述DC-DC转换与VDD/VPP功率驱动电路板(11)上设有多个DC-DC转换电路。


4.根据权利要求...

【专利技术属性】
技术研发人员：季春，
申请(专利权)人：季春，
类型：发明
国别省市：安徽;34