一种低成本高速编程器驱动电路制造技术

本实用新型专利技术公开了一种低成本高速编程器驱动电路，包括芯片U1A、芯片U2、电阻RS1、二极管D1和MOS管M1，所述芯片U1A的信号输出端IO1分别连接二极管D1的阳极和电阻RD1，电阻RS1的另一端连接MOS管M1的源极，MOS管M1的栅极连接信号VG，MOS管M1的漏极连接芯片U2的端口DRV1和锁紧座ZIFI，本实用新型专利技术编程器产品的IO时钟速度可以达到60MHz，超过同类产品。而且因为VPP高压不会加到FPGA IO上，所以整机功耗也大大降低，发热量减小，直接使用USB即可提供整机工作电流，不需要额外的电源适配器；自研芯片PD48A的使用，使编程器全驱电路的线路板面积减小90％，成本降低80％，获得了良好的经济效益。

【技术实现步骤摘要】
一种低成本高速编程器驱动电路
本技术涉及编程器
，具体是一种低成本高速编程器驱动电路。
技术介绍
目前，其他公司的全驱通用编程器，所采用的IO驱动结构如图1所示(实际产品有48到144路相同的IO驱动电路)，ZIF1是编程器锁紧座接口,接目标芯片的引脚，这些引脚的功能可以是通用IO，芯片供电VDD，芯片编程高压VPP或者电源GND，所以需要配上图1这样的电路来完成不同的功能。这种电路结构存在一个瓶颈，就是编程时IO的速度上不去，尤其是目标芯片内置弱上拉双向IO的数据总线，比如NAND闪存，读写速度很难超过10MB/S。另外VPP电路的功耗非常大，RS1必须使用大功率的电阻，发热量大。具体原因如下：QC1/QP1/QN1这三个三极管的CE极之间都存在结间电容，不同型号的三极管，这个电容的容量在数pF到数十pF之间，这些结间电容与RS1构成了RC积分电路，致使高速IO信号波形出现严重失真，限制了编程器读写速度的提升。如果要解决速度瓶颈，只有两个途径，一是降低三极管PN结电容，这个因半导体工艺的限制，目前很难做出PN结电容更小的本文档来自技高网...

【技术保护点】
1.一种低成本高速编程器驱动电路，包括芯片U1A、芯片U2、电阻RS1、二极管D1和MOS管M1，其特征在于，所述芯片U1A的信号输出端IO1分别连接二极管D1的阳极和电阻RD1，电阻RS1的另一端连接MOS管M1的源极，MOS管M1的栅极连接信号VG，MOS管M1的漏极连接芯片U2的端口DRV1和锁紧座ZIFI。/n

【技术特征摘要】
1.一种低成本高速编程器驱动电路，包括芯片U1A、芯片U2、电阻RS1、二极管D1和MOS管M1，其特征在于，所述芯片U1A的信号输出端IO1分别连接二极管D1的阳极和电阻RD1，电阻RS1的另一端连接MOS管M1的源极，MOS管M1的栅极连接信号VG，MOS管M1的漏极连接芯片U2的端口DRV1和锁紧座ZIFI。


2.根据权利要求1所述的一种低成本高速编程器驱动电路，其特征在于，所述MOS管M1为N沟道MOS管。

<...

【专利技术属性】
技术研发人员：季春，
申请(专利权)人：季春，
类型：新型
国别省市：安徽;34