本发明专利技术为显示屏驱动装置及包括该驱动装置的AMOLD显示屏，主要是关于显示器领域，更确切地说，是涉及到一种用于阵列基板行驱动电路及相关的显示装置和涉及到由基本的驱动电路构成的多级移位寄存器。在多级驱动模块中，任意一级驱动模块的输出信号同时作为与其相邻的上一级驱动模块的重置信号和作为与其相邻的下一级驱动模块的输入信号，由多级驱动模块对应产生的多个输出信号的集合构成一系列非交叠的时序脉冲信号。
【技术实现步骤摘要】
本专利技术主要是关于显示器领域，更确切地说，是涉及到一种用于阵列基板行驱动电路及相关的显示装置和涉及到由基本的驱动电路构成的多级移位寄存器。
技术介绍
在较为传统的现有技术中，随着业界将无源矩阵有机发光二极管PMOLED广泛地应用在显示器，如果试图增加显示器的面板尺寸来迎合消费者的需求，则需要使单个像素的驱动时间变得更短，就会相应要求增大瞬态电流，但功耗和ITO走线上的压降都变大，从而降低了显示的工作效率。作为另一些较佳的显示替代方案，业界还设计了有源矩阵有机发光二极管AMOLED通过开关管逐行扫描输入OLED电流，能够很好的解决该等问题。以及所应用的AMOLED由于具有高亮度和宽视角、快响应速度等优势，越来越广泛的被高性能显示装置采用。阵列基板行驱动电路GOA(Gate on Array)是将栅极开关电路集成在一个阵列基板上，从而实现驱动电路的高度集成。图1是现有技术的典型GOA电路设计方案，该驱动电路整体上主要由7个薄膜型的晶体管TFT组成，也即包括图1所示的PMOS晶体管MlO?M16，并且驱动电路还包括了 2个电容ClO和C20。现有技术面临的问题之一是该GOA驱动电路使用的晶体管数量过多导致其所用的版图空间变大，显然这无法满足显示器的较窄边框设计需求，况且晶体管数量过多也使良率大幅度降低。再者另一个疑虑是，该GOA驱动电路中因为M13在一帧时间段内基本上一直为接通的状态，但如果该MOS器件长期处于导通状态很容易就会造成M13的阈值电压略有漂移，从而诱发该GOA电路发生异常。本专利技术在后文中将介绍设计总晶体管数量不变甚至更少的驱动电路，来避免该等问题。
技术实现思路
为了解决上述技术问题，本申请提供了一种显示屏驱动装置，该驱动装置包括多级驱动模块，所述驱动模块包括:串联的第一晶体管和第二晶体管，且在该第二晶体管与所述第一晶体管之间的互连处设置有第一节点；具有控制端的第三晶体管，所述第一节点与该第三晶体管的控制端连接；并联的第四晶体管和第五晶体管，且在该第五晶体管与所述第四晶体管之间的互连处的设置有第二节点；第一电容，连接在所述第一节点与所述第二节点之间；其中，所述第三晶体管与所述第二节点连接，以在该第二节点处产生输出信号。作为一个优选的实施例，上述显示屏驱动装置中，所述驱动模块还包括:串联的第二电容和第六晶体管，所述第六晶体管的控制端连接到所述第一节点；以及所述第六晶体管的第一端与所述第二电容的第二端的互连处设置有第三节点，且该第三节点还分别与所述第二晶体管和所述第四晶体管各自的控制端连接；参考电压端，分别与所述第二晶体管的第二端、所述第四晶体管的第二端、所述第五晶体管的第二端和所述第六晶体管的第二端连接；其中，所述第二电容的第一端与所述第三晶体管的第一端连接，且所述第三晶体管的第二端与所述第二节点连接。作为一个优选的实施例，上述显示屏驱动装置中:所述第一晶体管的第二端和所述第二晶体管的第一端均与所述第一节点连接，且所述第一晶体管的第一端用于接收一个输入信号，所述第一晶体管的控制端和所述第五晶体管的控制端均与所述驱动模块的一个第一时钟控制端连接，所述第二电容和所述第三晶体管各自的第一端均与所述驱动模块的一个第二时钟控制端连接。作为一个优选的实施例，上述显示屏驱动装置中，在前后相邻的驱动模块中:前一级驱动模块的输出信号端与后一级驱动模块中第一晶体管的第一端连接，以使所述前一级驱动模块的输出信号用作所述后一级驱动模块的输入信号。作为一个优选的实施例，上述显示屏驱动装置中，所述驱动模块还包括:第七晶体管，与所述第二晶体管并联；其中，所述第七晶体管的第一端与所述第一节点连接，该第七晶体管的第二端还与所述参考电压端连接。作为一个优选的实施例，上述显示屏驱动装置中，在前后相邻的驱动模块中:所述前一级驱动模块的输出信号传送到所述后一级驱动模块中第一晶体管的第一端，以用作所述后一级驱动模块的输入信号；以及所述后一级驱动模块的输出信号传送到所述前一级驱动模块中第七晶体管的控制端，以用作所述前一级驱动模块的复位信号。作为一个优选的实施例，上述显示屏驱动装置中，在前后相邻的驱动模块中:所述前一级驱动模块的第一时钟控制端由一个第一时钟信号驱动，且该前一级驱动模块的第二时钟控制端由与所述第一时钟信号反相的一个第二时钟信号的驱动；以及所述后一级驱动模块的第一时钟控制端由所述第二时钟信号驱动，且该后一级驱动模块的第二时钟控制端由所述第一时钟信号驱动。作为一个优选的实施例，上述显示屏驱动装置中，在配置成一列的多级驱动模块中:为奇数行的所述驱动模块的第一时钟控制端由一个第一时钟信号驱动，且该奇数行的所述驱动模块的第二时钟控制端由与所述第一时钟信号互补的第二时钟信号驱动；以及为偶数行的所述驱动模块的第一时钟控制端由所述第二时钟信号驱动，且该偶数行的所述驱动模块的第二时钟控制端由所述第一时钟信号驱动。作为一个优选的实施例，上述显示屏驱动装置中:所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管和所述第六晶体管均为PMOS薄膜晶体管。作为一个优选的实施例，上述显示屏驱动装置中:所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管、所述第六晶体管和所述第七晶体管均为PMOS薄膜晶体管。本申请还提供了一种AMOLED显示屏，可包括上述任意一项所述的显示屏驱动装置阵列基板，所述AMOLED显示屏还包括:阵列基板，设置有显示区和GOA区；显示模组，设置在位于所述显示区的所述阵列基板之上；以及所述显示屏驱动装置设置在位于所述GOA区的所述阵列基板上，以驱动所述显示模组发光。【附图说明】阅读以下详细说明并参照以下附图之后，本专利技术的特征和优势将显而易见:图1是现有技术中GOA电路的基本架构；图2是本专利技术中一个可选实施例的驱动模块的电路结构；图3是基于图2的多级驱动t旲块串联的不意图；图4是采用的时序控制程序的示意图；图5A?5E是执行时序控制程序阶段基于图2的驱动模块各晶体管的响应动作；图6是本专利技术中另一个可选实施例的驱动模块的电路结构；图7是基于图6的多级驱动t旲块串联的不意图；图8A?8E是执行时序控制程序阶段基于图6的驱动模块各晶体管的响应动作。【具体实施方式】下面将结合各实施例，对本专利技术的技术方案进行清楚、完整的阐述，但所描述的实施例仅是本专利技术的一部分用作说明叙述所用的实施例而非全部的实施例，基于该等实施例，本领域的技术人员在没有做出创造性劳动的前提下所获得的方案都属于本专利技术的保护范围。在业界阵列基板行驱动电路(Gate on Array，简称GOA)主要是将栅极开关电路集成在同一个阵列基板上，从而实现驱动电路的高度集成，无论是节省材料方面还是降低工艺步骤方面都是极佳的选择途径，尤其是AMOLED多大是基于低温多晶硅技术，驱动面板的薄膜晶体管TFT具有较高的迀移率，可以更利于GOA电路的集成。实施例一本实施例提供了一种显示屏驱动装置，可包括图2展示的一种依据本专利技术的GOA驱动电路。在驱动模块/电路中主要包括了第一至第七晶体管Ml?M7。第二晶体管M2和第七晶体管M7并联，并且第二晶体管M2的第一端和第七晶体管M7的第一端互连于一个第一公共节点NI处，以及第二晶体管M2本文档来自技高网...
【技术保护点】
一种显示屏驱动装置，其特征在于，包括多级驱动模块，所述驱动模块包括：串联的第一晶体管和第二晶体管，且在该第二晶体管与所述第一晶体管之间的互连处设置有第一节点；具有控制端的第三晶体管，所述第一节点与该第三晶体管的控制端连接；并联的第四晶体管和第五晶体管，且在该第五晶体管与所述第四晶体管之间的互连处的设置有第二节点；第一电容，连接在所述第一节点与所述第二节点之间；其中，所述第三晶体管与所述第二节点连接，以在该第二节点处产生输出信号。
【技术特征摘要】
【专利技术属性】
技术研发人员：周思思，
申请(专利权)人：上海和辉光电有限公司，
类型：发明
国别省市：上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。