具有无掺杂本体块的鳍式场效应晶体管制造技术

本发明专利技术涉及具有无掺杂本体块的鳍式场效应晶体管。提供了用于实现基于无掺杂本体块硅的器件，诸如场效应晶体管(FET)和鳍式场效应晶体管(FinFET)的系统和方法。在实施方式中，一旦形成抗穿通部(PTS)层，使用外延生长技术来形成FinFET的鳍部的有源区的硅。在实施方式中，根据本发明专利技术的实施方式的外延生长技术制造在有源区中具有小凹口的鳍部。

【技术实现步骤摘要】
【专利说明】具有无掺杂本体块的鳍式场效应晶体管相关申请的交叉引用本申请要求于2014年5月23日提交的美国临时专利申请号62/002，669和于2014年10月31日提交的美国专利申请号14/529,869的权益，将其全部内容通过引用结合于此。
本公开涉及包括场效应晶体管(FET)和鳍式场效应晶体管(FinFET)的晶体管。
技术介绍
场效应晶体管(FET)是能够使用电场来控制源极与漏极之间的沟道的形状和导电性的一种晶体管。鳍式场效应晶体管(FinFET)是其中硅鳍部环绕导电沟道的一种FET。栅极环绕鳍部，这提供了对沟道的更好的控制并且可减少来自沟道的漏电流。栅极的尺寸确定器件的沟道长度。此外，因为相比其他类型的晶体管栅极对沟道具有更好的控制，所以当栅极断开时，断开栅极引起较小的漏电流。当使用块体硅加工流程制作FinFET时，鳍部的顶部形成有源区，并且鳍部的主体在有源区下方延伸至阱，导致子鳍部漏电通路。减少该漏电通路中的漏电流的当前技术在沟道区域中引进掺杂物，这是不希望的。
技术实现思路
根据本公开的实施方式，提供了一种鳍式场效应晶体管，包括:源极；漏极；以及鳍部，位于所述源极与所述漏极之间，其中，所述鳍部包括:第一部分，第二部分，其中，所述第二部分在所述源极与所述漏极之间形成导电沟道，并且其中，所述第二部分比所述第一部分宽，以及抗穿通部(punchthrough stop，PTS)，位于所述第一部分与所述第二部分之间。其中，所述第二部分包括位于所述抗穿通部上方的凹口(notch)。其中，所述凹口的长度为2纳米。其中，所述第二部分的宽度为10纳米。其中，所述抗穿通部的厚度为10纳米。其中，所述第一部分使用娃凹进工艺(silicon recess procedure)形成。其中，所述第二部分使用外延生长工艺形成。其中，所述第一部分使用硅凹进工艺形成，并且其中，所述第二部分使用外延生长工艺形成在所述第一部分的顶部上。根据本公开的另一实施方式，提供了一种鳍式场效应晶体管，包括:源极；漏极；以及鳍部，位于所述源极与所述漏极之间，其中，所述鳍部包括:无源区，由所述鳍式场效应晶体管的阱区形成，抗穿通部，位于所述无源区上方，以及有源区，位于所述抗穿通部上方，其中，所述有源区在所述源极与所述漏极之间形成导电沟道，并且其中，所述有源区包括在所述有源区的硅中的从所述抗穿通部和所述无源区向外延伸的凹口。其中，所述源极和所述漏极是P型，并且其中，所述抗穿通部是N型。其中，所述源极和所述漏极是N型，并且其中，所述抗穿通部是P型。该鳍式场效应晶体管进一步包括:第二源极；第二漏极；以及第二鳍部，位于所述第二源极与所述第二漏极之间，其中，所述第二鳍部包括第二抗穿通部。其中，所述第一抗穿通部是P型，并且其中，所述第二抗穿通部是N型。其中，所述无源区使用硅凹进工艺形成。其中，所述有源区使用外延生长工艺形成。根据本公开的又一实施方式，提供了一种形成鳍式场效应晶体管的方法，所述方法包括:使用硅凹进工艺去除晶体管的鳍部的第一部分以形成所述鳍部的剩余部分；在所述鳍部的剩余部分的顶部上形成抗穿通部；并且使用外延生长工艺在所述抗穿通部的顶部上形成所述鳍部的第二部分。该方法进一步包括:在形成所述第二部分之前清洁所述抗穿通部。其中，所述鳍部的剩余部分是所述鳍部的无源区，并且其中，所述第二部分是所述鳍部的有源区。其中，形成所述第二部分包括:使所述第二部分形成为使得所述第二部分比所述鳍部的剩余部分宽。其中，形成所述第二部分包括:使所述第二部分形成为使得所述第二部分包括在所述第二部分的硅中的从所述抗穿通部和所述鳍部的剩余部分向外延伸的凹口。【附图说明】结合在本说明书中并构成本说明书的一部分的附图示出了本公开的实施方式，并与以上给出的一般性描述和下面所提供的实施方式的具体描述一起用于解释本公开的原理。在附图中:图1A示出了鳍式场效应晶体管(FinFET)的三维示图；图1B是示出植入到图1A的FinFET中的抗穿通部(PTS)的二维示图；图1C是示出PTS和鳍部的有源区的二维示图；图2A示出了具有多个鳍部的FinFET的示图，其中，PTS使用传统技术形成；图2B示出了具有多个鳍部的FinFET的示图，其中，PTS按照根据本公开的实施方式的系统和方法来形成；图3A示出了根据本公开的实施方式在形成浅沟槽隔离(STI)之后的体FinFET的示图；图3B是示出根据本公开的实施方式的去除图3A的鳍部的一部分的示图；图3C是示出根据本公开的实施方式的放置在FinFET的一部分的顶部上的抗蚀剂掩模(resist mask)的示图；图3D是示出根据本公开的实施方式的添加在FinFET的鳍部的无源区的顶部上的掺杂物的示图；图3E是示出根据本公开的实施方式的添加在FinFET的鳍部的无源区的顶部上的掺杂物的示图；图3F是示出根据本公开的实施方式的在FinFET的PTS的顶部上生长的鳍部的有源区的示图；图3G是示出根据本公开的实施方式的当外延生长技术被用于在FinFET的鳍部中形成PTS时的FinFET的鳍部中的凹口的更详细的示图；图3H是示出根据本公开的实施方式的在FinFET的鳍部的有源区的顶部上添加栅极的示图；图31是示出根据本公开的实施方式的FinFET的鳍部中的V形PTS的示图；图3J是根据本公开的实施方式的FinFET的鳍部和栅极的更详细的示图；以及图4是根据本公开的实施方式的用于形成具有小掺杂分布(doping profile)的FinFET的鳍部的方法的流程图。通过以下结合附图来阐述的【具体实施方式】，本公开的特征和优点将变得更加显而易见，在附图中，相似的参考符号遍及全文识别相应的元件。在附图中，相似的附图标记一般表示相同的、功能相似的和/或结构类似的元件。元件首次出现的示图由相应的参考标号中最左边的数字表示。【具体实施方式】在以下描述中，阐述了大量具体细节，以提供对本公开的全面理解。然而，对于本领域的技术人员显而易见的是，可在没有这些具体细节的情况下来实践包括结构、系统和方法的本公开。本文中的描述和表示是本领域的经验人员或技术人员使用的通常手段，以最有效地将他们工作的本质传达给本领域的其他技术人员。在其他实例中，未详细描述熟知的方法、工艺、部件和电路，以避免不必要地使本公开的方面变得晦涩。在本说明书中对“一个实施方式”、“实施方式”、“示例实施方式”等的引用，表示所描述的实施方式可包括特定的特征、结构或特性，但是每个实施方式可能不一定包括特定的特征、结构或特性。此外，这种短语不一定指同一实施方式。此外，当结合实施方式描述特定特征、结构或特性时，应当认为结合其他实施方式(不管是否明确描述)来影响这种特征、结构或特性在本领域技术人员的知识范围内。为了该讨论的目的，术语“模块”应被理解为包括软件、固件和硬件(诸如，电路、微芯片、处理器或装置或者其任何组合)中的至少一种以及它们的任何组合。此外，应当理解的是，每个模块在实际装置内可包括一个或多于一个的部件，并且形成所述模块的一部分的每个部件可与形成该模块的一部分的任何其他部件协作地或独立地工作。相反，本文中所描述的多个模块可表示实际装置内的单个部件。进一步地，模块内的部件可处于单个装置中或者以有线或无线的方本文档来自技高网...

【技术保护点】
一种鳍式场效应晶体管，包括：源极；漏极；以及鳍部，位于所述源极与所述漏极之间，其中，所述鳍部包括：第一部分，第二部分，其中，所述第二部分在所述源极与所述漏极之间形成导电沟道，并且其中，所述第二部分比所述第一部分宽，以及抗穿通部，位于所述第一部分与所述第二部分之间。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：肖姆·波诺斯，赫曼特·维纳亚克·德什潘德，
申请(专利权)人：美国博通公司，
类型：发明
国别省市：美国;US