本发明专利技术涉及一种多处理器系统的自适应共享总线启动加速方法。本方法为：改进现有硬件设计，针对现有的多处理器芯片硬件结构，增加全局系统控制模块HSMM、时钟复位控制模块RCCM和总线监测模块BMM，并基于这些功能模块建立了一整套全局化系统层面的自适应总线时隙锁定、优化和分配机制，从而使得多处理器芯片能够自适应地找到快速安全的多处理器启动方案，利用有限的片上总线资源，实现多处理器的安全启动加速，显著地降低了多处理器芯片的启动时间，并提高了可靠性，可广泛应用于多处理器的系统设计中。
【技术实现步骤摘要】
本专利技术涉及一种处理器系统的自适应共享总线启动加速系统及方法，主要涉及一 种同构或异构多处理器系统共享总线资源，进行自适应启动加速的系统及方法。
技术介绍
同构或异构多处理系统，即多核系统被广泛应用于各种芯片设计中。在服务器领 域，AMD(超威半导体）已经推出了拥有12颗核的CPU(处理器)，即AMD皓龙6000系列；而 INTEL(英特尔）的E5至强处理器系列也含有12颗核。同时，AMD和INTEL都已经成功地 把CPU和GPU(图形处理器)进行整合，放在同一颗芯片上进行设计，并互相共享计算和存储 资源，AMDAPUFusion和INTELIvyBridge系列都是成功的典范。而出于性能和功耗的 不同需求，所搭建的同构或异构多处理器系统芯片更是比比皆是，让拥有各种不同的性能/ 功耗比的处理器在同一个系统中工作，已经成为当今设计的主流。 然而，专利技术人发现当系统中集成的处理器数量越来越多时，现有的主流启动方法 却存在明显的缺陷，包括： 1、 系统启动时间越来越长，造成用户体验极具下降； 2、 各处理器启动互相竞争并导致冲突的风险大为提高，极易造成系统崩溃； 3、 缺少一种从系统层面对各处理器启动进行管理的有效机制等。 如何找到一种方法，利用有限的总线资源，实现多处理器的快速安全启动，是专利技术 人关注的重点。
技术实现思路
本专利技术主要针对当前主流多处理器芯片启动技术存在的缺陷和不足，提出一种多 处理器系统的自适应共享总线启动加速方法，从使得多处理器芯片能够自适应地找到快速 安全的多处理器启动方案，利用有限的片上总线资源，实现多处理器的安全启动加速。 为达到上述目的，本专利技术的构思是： 针对上文背景中提及的这些缺陷和当今主流的多处理器芯片硬件结构： 1、 针对系统启动时间过长，提出一种自适应的共享总线启动加速的系统及方法； 2、 针对各处理器启动互相竞争冲突的高风险，建立一种自适应的锁定、优化和分配时 隙的方法，从而实现处理器启动冲突零风险； 3、 针对缺少系统层面对各处理器启动进行管理的现状，提出了一整套从全局系统层面 对各处理器启动进行优化和管理的机制。根据上述构思，本专利技术采用下述技术方案： 一种多核处理器系统的自适应共享总线启动加速系统及方法，其特征是： 1、改进现有硬件设计，针对现有的多处理器芯片硬件结构，增加全局系统控制模块(HighLevelSystemManagementModule,HSMM)、时钟复位控制模块（ResetandClock ControlModule,RCCM)和总线监测模块（BusMonitorModule,BMM)〇 2、基于上述的全局系统控制模块HSMM、时钟复位控制模块RCCM和总线监测模块 BMM，建立了一整套全局化系统层面的自适应总线时隙锁定、优化和分配机制，其具体步骤 为： 2a.建立自适应共享总线启动时隙锁定和分配机制。 2b.建立自适应共享总线启动时隙冲突预测、优化和分配机制。 2c.建立全局系统层面化的自适应共享总线时隙锁定、优化和分配机制。 上述提及的硬件设计改进，具体方法为： 如图1所示，MV14是一款多处理器芯片，其有4个处理器（MV01，MV02，MV03，MV04)连 接在同一条总线上，构成异构处理器系统，其中两两互为同构处理器（MV01和MV02为同构， MV03和MV04为同构）。该系统的总线系统由指令总线控制模块（InstructionBusControl Module,IBCM)和数据总线控制模块（DataBusControlModule,DBCM)组成。通过IBCM， 系统中的多个处理器可以访问片上的存储器管理模块（MemoryControlSystem，MCS)，并 最终从外部的ROM来读取指令。MV14采用的当今主流的多处理器硬件架构，现有的启动方式是使所有的处理器按 照一定的顺序和优先级设定来占用指令总线控制模块IBCM，从而从总线上读取外部ROM里 的指令来完成启动。通常处理器会把外部指令读入其内部的缓存或者其本地的RAM中进行 存储。这种方法的优点是最大限度地节省了片内硬件和片外ROM资源，缺陷是后启动处理 器要等待前启动处理器完成启动后才能执行自己的启动过程，当系统中集成的处理器越来 越多的时，整个系统的启动时间非常长。如图2中所示，IBCM、MCS、MV01核、MV02核运行在 一个较快的时钟上，MV03核和MV04核运行在一个较慢的时钟上。所有处理器核都通过在 指令总线上发出读指令请求(如图2波形中标示为"读")，经过IBCM和存储器管理模块MCS 后去访问外部的指令R0M，并通过在IBCM上返回指令数据(如图2波形中标示为"数")给各 处理器。由图2中可见，每个处理器都有自己启动的时序，并且假设MV01启动需要的时长 为MV02启动需要的时长为MV03启动需要的时长为MV04启动需要的时长 为，则利用IBCM完成所有处理器安全启动的时长为，并随着系 统中集成处理器数量的增加，其随之显著增长。此外，如果这些处理器通过竞争的方式 访问同一总线的话，也会大大增加总线冲突的可能性，从而造成系统的不稳定，甚至崩溃， 如图3中所示。 如图1所示，本专利技术的硬件改进设计，在MV14系统中包含全局系统控制模块HSMM、 时钟复位控制模块RCCM和总线监测模块BMM。整个MV14芯片工作在3个同源的时钟上，其 中IBCM和MCS工作在时钟1上，MV01和MV02工作在时钟2上，MV03和MV04工作在时钟3 上。通过HSMM、RCCM和BMM这三个硬件模块的协同工作自适应地锁定、优化、分配所有指令 总线上的时隙，并把它们分配给各个处理器启动时使用。 上述提及的建立自适应启动总线时隙锁定和分配机制，具体方法为： 当MV14多处理器芯片上电后，如图1所示，RCCM模块输出期望默认的时钟信号分别给HSMM、BMM、IBCM、MCS以及各个处理器。待时钟信号稳定后，HSMM模块顺序依次释放每个处 理器的复位信号，使其从指令总线上取指启动。确保在同一时间内，只有一个处理器占用 IBCM和MCS进行启动取指，HSMM会通过BMM记录各个处理器占用IBCM和MCS从外部ROM 取得指令的总线周期，即每一个周期性的读指令会占用多少个IBCM总线周期。实际上，这 个取指总线周期延迟，是涵盖了处理器发出指令延迟、IBCM指令发送延迟、MCS指令发送延 迟、ROM取指延迟、MCS指令读回延迟、IBCM指令读回延迟和处理器指令处理延迟。 以MV01和MV03为例（MV02和MV04与之类似)，如图4中所示，HSMM通过RCCM释 放MV01的复位信号使其从总线上启动，同时HSMM通过BMM监测并记录MV01对应的IBCM总 线周期，通过多次记录并比较的方法，得到MV01取指总线延迟l(FetchInstructionDelay Cycle,FIDC)和MV01取指总线延迟2,并对比这2个数值确认一致即认为监测采集到的数 据有效；然后HSMM通过RCCM重新使MV01返回默认复位状态，并开始测量MV03的FIDC。从 图4中可知，MV01的FIDC是4个IBCM周期，而MV03的FIDC是8个IBCM周期。 当HSMM使用上述算法分别取得各本文档来自技高网...
【技术保护点】
一种多核处理器系统的自适应共享总线启动加速方法，其特征是： 1)、改进现有硬件设计，针对现有的多处理器芯片硬件结构，增加全局系统 控制模块HSMM、时钟复位控制模块RCCM和总线监测模块BMM；2)、基于所述的全局系统控制模块HSMM、时钟复位控制模块RCCM和总 线监测模块BMM，建立一整套全局化系统层面的自适应总线时隙锁 定、优化和分配机制，其具体步骤为： 2a．建立自适应共享总线启动时隙锁定和分配机制， 2b．建立自适应共享总线启动时隙冲突预测、优化和分配机制， 2c．建立全局系统层面化的自适应共享总线时隙锁定、优化和分配机制。
【技术特征摘要】
【专利技术属性】
技术研发人员：胡越黎，周俊，王伟平，权利，
申请(专利权)人：上海大学，
类型：发明
国别省市：上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。