使多总线多处理器系统解除阻断的方法技术方案

多处理器系统包括至少一个由若干处理器组成的处理模块，处理器连接到一个主总线或几个通过总线耦合模块相互通讯的处理模块，其中提供一总线解除阻断系统，由高超的方法，连续交互地对处于一般或全部阻断状态的多总线系统完成解除阻断操作；给一特殊解除阻断板分配一个模块阻断检测功能和模块的总线释放功能，送出一单一缓解信号，影响所有处理器先禁止总线分配系统，该系统利用同时访问请求判断，后使总线占有信号处于取消状态。（*该技术在2009年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一类包含至少一个处理模块的多处理器系统，该处理模块由连接到一个主总线的若干处理器构成。更一般地说，本专利技术涉及一种多总线系统，其中几个处理模块通过总线耦合模块相互进行通讯。这种类型的结构明显地出现在本申请人以“Alcatel8300”的名称在市场上出售的开关系列中的一种数据开关系统中。在这种多处理器系统中，每个处理器都包括利用两节拍来管理访问自己所属的模块的主总线的装置，在第一节拍中，例如相应于一个时钟周期，来自模块中所有处理器的整组总线访问请求由一个优先判断逻辑处理，从而在赋值过程中识别出一个获胜者。然后该“获胜者”成为总线的下个占有者或“主人”。在第二节拍中，也就是说当模块总线变为可用时，与获胜者处理器相联的总线捕获电路通过送出一个总线占有信号来保证处理器对总线的单独访问。在多总线系统的情况下，总线耦合模块负责提供多种总线上的各种处理模块之间的通信，这些总线以对偶方式从一个总线到另一个总线相互合作，以便采用在相应的目标总线上的惯用访问请求来建立双向链路。可以看到，从一个模块到另一个模块的数据传输可以导致穿过几个连续的总线，以便到达目标处理器。在已知的方式中，不管是由于与总线相连的板上的发送或接收电路的错误，还是由于底板短路的结果，或是其它原因，总线上传输的信号中的干扰可能导致分配模块的阻断或总线上的板中的总线捕获逻辑和总线管理逻辑的阻断。当这种阻断恰好发生在某总线耦合模块与另远端的模块进行通讯的过程之中时，阻断局面将传播其它总线。在最坏的情况下，可发生整个结构的彻底阻断。现在已经有一些多总线多处理器系统的解除阻断方法。在这些方法中，有一种是使系统板送出一个总线复位信号的熟知方法。该复位信号的目的是在每个模块的处理器连接的寄存器上和总线耦合模块连接的寄存器上产生作用，从而在没有禁止每个板从总线上接收信号的能力的情况下，不允许在总线上送出信号。但是，传送一个复位信号的方法很不适用于有环路存在的多总线结构。事实上在至少三条总线两两链接的情况下，在闭合时序或闭环电路中，没有办法便送出的复盖整个环路系统的复位信号停止。此时的复位信号由于特殊的中立机制而处于自我维持状态。这便意味着需要执行逐条总线的再起始化(复位)，而不是进行总的复位。另一方面，在某些情况下，系统板可能会在实验上难于控制总线，这或是因为与总线耦合模块板有冲突，或是由于丢失了对总线的访问优先权。本专利技术旨在应用一个总线解除阻断系统来克服这些缺点。该系统通过一个完善地掌握的方法可以对一个处于一般全部阻断状态的多总线系统进行连续的和交互的解除阻断处理。本专利技术的方法的优点是可把故障模块从系统中的其它模块隔离开来，而不干扰系统软件的结构，也不干扰当前运行的可能总线周期。另外，本专利技术的方法对于现存的用于管理两条总线间互相和同时的访问请求冲突的系统有良好的兼容性。最后，本专利技术的方法可允许在不释放总线的情况下在几个连续的周期发送信号。这些目的和一些后面将叙述的目的是利用一种多处理器系统的解除阻断方法达到的。这种系统至少包括一个处理模块，每个模块由与一个单一主总线相连的若干处理器组成，每个所述的处理器包括使用两节拍的一个主总线访问管理单元，它包括(1)一个总线分配系统，在第一节拍给处理器施加一个(正或负的)。用于对模块的处理器在同一周期内表到的访问请求进行判断的结果信号;(2)一个总线捕获电路，在第一节拍中的分配系统的结果是正的情况下，在第二节拍，送出一个总线占有信号，从而提供对处理器总线的访问。所述方法的特征在于，给一个特定的解除阻断板分配一个模块阻断检测功能和一个模块的总线释放功能;特征还在于所述总线释放功能包括送出一个信号缓解信号，该信号的效果是在模块的所有处理器上，首先强迫使分配结果无效，然后强迫使总线占有信号处于取消状态。本专利技术的方法的优点是它可以应用于多处理器系统。在这样的系统中，由模块的判断逻辑从分配模块提供所述的判断结果信号。所述判断逻辑的输入端接收一个用以指示参予分配的信号，而该信号是来自在一个给定周期内发出总线访问请求的每个处理器的。此时，根据本专利技术，所述的信号缓解信号禁止模块中的每个处理器参予分配。根据本专利技术实际应用中的一个优选方式，使用一组至少两个处理块，每个处理模块通过一对对称主总线耦合模块与至少另一个模块通讯，每个总线模块都参予分配和在目的总线上有总线捕获机构。解除阻断方法的新的特征在于所述信号缓解信号被送到分配模块和每个与需要被解除阻断总线相连的耦合模块的总线捕获电路。当由耦合模块联接的几个串联的总线产生级联阻断时，根据本专利技术的优点，解除阻断的板以交互方式对每个总线进行缓解，首先从最近的总线开始，交替作法是从解除阻断板向总线上送一个缓解信号，以便将其释放，然后向释放了的总线的总线耦合模块送一条指令，以便将缓解信号送到下一总线;同时/或者还可以送一条禁止耦合模块的分配模块的指令，以便使下一总线出现故障时隔离它。根据本专利技术的一个最可取的特征，如果总线耦合模块具有在给定周期内对两条相邻总线互相访问请求进行冲突管理的装置，则所说的总线缓解信号和冲突解决信号是由一个单一信号组成。另外，如果总线耦合模块送出一个冲突信号，可以做到在向相应的阻断模块的总线送出所述缓解信号之前有选择地送出一个复位号。所述的缓解板包括这样的装置，它首先识别故障板和/或产生阻断局面的故障板的模块，然后中立该板，和/或隔离该模块。根据本专利技术，所说的缓解板是有助于多处理器系统的系统复位板和/或所说的多处理器系统的处理模块之一的监控板。本专利技术的其它优点和特征会更清楚地从下面的本专利技术最佳实施例的描述及附图之中得出，这个例子是用来说明本专利技术的，连附图在内不应视为对本专利技术有所限制。附图说明图1说明用于进行数据交换的多总线多处理器系统的一般结构，本专利技术的方法可以应用于该系统中;图2示意地表示在图1的系统中，通过一对总线耦合模块来连接两个相邻总线的原理;图3示意地表示访问请求逻辑和总线分配及捕获逻辑，它们与图1具有分布总线赋值的系统的一个处理器相连接，并与本专利技术的方法兼容;图4表示应用本专利技术在一个阻断了的多总线系统中进行级联解除阻断过程;图5表示根据本专利技术的多总线多处理器系统板产生一个缓解信号的功能模块;图6说明本专利技术与一个总线耦合模块组合的方法;图7示意地表示功能模块，根据本专利技术，在一个具有能解决两条相邻总线间相互和同时的访问请求冲突的防冲突逻辑的总线耦合模块中处理缓解信号。图1中所示的多处理器和多总线系统示意地表示一种以数据开关形式出现的应用。数据开关的作用是接收传输线10输入的数字数据，将这些数据分类并重新编组输入多处理器的处理装置中，以便将它们通过适当的输出线10重新传输。在一个简化的多处理器的多总线开关中，管理总线11，处理总线12和开关总线13可以分开，总线11，12和13各对应一个处理模块，每个模块都包括几个处理器14，每个处理器可有选择地通过本地总线16与一个本地存贮器15相连。开关总线13还包括一与模块17耦合的终端总线，模块17与处理器18相连，它管理终端传输路19与发/收线10相连。管理总线11还包括系统板20，其作用是监控整个多总线多处理器系统。总线11，12和13是例如(AlcatelCIT公司制造的)XBUS型总线，这些总线原本文档来自技高网...

【技术保护点】
一种解除多处理器系统的阻断的方法，这种系统包括至少一个处理模块，每个模块由与一个单一主总线相连的若干处理器组成，每个所说的处理器包括利用两个节拍的一个主总线访问管理单元，该单元包括：（ａ）一个总线分配系统，它在第一节拍给处理器施加一个用于对模块的处理器于同一周期内表达的访问请示进行判断的（正的或负的）结果信号；（ｂ）一个总线捕获电路，在第一节拍中的分配系统的结果是正的，它在第二节拍送出一个总线占有信号，从而提供对处理器总线的访问，其特征在于，该方法包括给一个特定的解除阻断 板（２０，８８）分配一个模块阻断检测功能和一个所述模块（８２，９０，９１）的总线（８２）释放功能。以及，所述总线释放功能在于发送一个单个缓解信号（４５，５５，７５），该信号对模块的所有处理器（９０，８６↓［２３］，８６↓［２１］）产生影 响，首先强迫分配（３３）结果无效，然后使上述总线占有信号（３７，３８）处于取消状态。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：菲利普拉莱蒙特，
申请(专利权)人：阿尔卡特尔有限公司，
类型：发明
国别省市：NL[荷兰]