双AHB总线的视频处理片上系统技术方案

本发明专利技术公开了一种提高系统可靠性和数据传输速率的双AHB总线的视频处理片上系统，它包括两套作为内部高速数据通道的AHB总线和一套AHB总线，一套AHB总线连接处理器、通用内存控制器、以太网MAC控制器、调试支持单元和视频编码解码器，通用内存控制器连接外部存储器，外部存储器作为处理器运行的内存，同时也作为OSD图像和视频编解码的显示缓存，另一AHB总线连接视频输入处理单元、视频调试单元和SDRAM控制器，SDRAM控制器连接外部SDRAM，SDRAM作为视频通道输入和PIP视频的显示缓存，APB总线通过AHB/APB桥连接至AHB总线，APB总线上连接慢速IO设备控制器和访问模块寄存器，视频输出处理模块连接在两套AHB总线之间，视频输出处理模块采用直接内存存取的方式读取两套AHB总线上的数据。

【技术实现步骤摘要】

本专利技术涉及一种视频处理片上系统，具体来说，涉及一种提高系统可靠性和数据传输速率的双AHB总线的视频处理片上系统。
技术介绍
AHB总线是ARM公司制定的一种工业总线标准，主要用于片上系统中高性能模块之间连接，它包括以下一些特性单个时钟边沿操作；非三态的实现方式；支持突发传输； 支持分段传输；支持多个主控制器；可配置 32位 128位总线宽度；支持字节、半字节和字的传输。AHB系统由主模块、从模块和基础结构(Infrastructure)三部分组成，整个AHB 总线上的传输都由主模块发出，并由从模块负责回应，基础结构则由仲裁器(arbiter)、主模块到从模块的多路器、从模块到主模块的多路器、译码器(decoder)、虚拟从模块(drnnrny Slave)和虚拟主模块(dummy Master)所组成。随着微电子技术的飞速发展，集成电路专用模块的设计已经逐渐转变为可重用IP 核的设计，可重用IP核的设计的一个重要特点就是要遵循规范性，具有标准的连接接口， 以使设计IP核能够方便地应用于其它系统上。传统的视频处理SoC系统采用的是单套总线的方式，处理器、DSP、存储接口都直接挂在总线上，由于总线操作的独占性，但一个主设备占有总线进行操作时，其它的主设备只能等待，这种操作方式使得系统的效率低下；在另一种改进的策略中使用双总线系统，并通过总线桥进行相连，在同一条总线内的操作两套总线分别独立，可并行工作，但在跨总线操作的时候，如总线I上的主设备访问总线2上的从设备，那么总线2同样是被独占，不能进行其它的操作，这同样会影响到系统的性能。
技术实现思路
针对以上的不足，本专利技术提供了一种提高系统可靠性和数据传输速率的双AHB总线的视频处理片上系统，它采用两套完全独立操作的总线，并在输出端进行数据整合。本专利技术的双AHB总线的视频处理片上系统包括两套作为内部高速数据通道的AHB 总线，以及两个分别控制两套AHB总线的AHB总线控制器，其中一套AHB总线连接通用的高性能处理单元，另一套AHB总线连接视频高性能单元，视频输出处理模块连接在两套AHB总线之间，视频输出处理模块采用直接内存存取的方式读取两套AHB总线上的数据。所述通用的高性能处理单元包括处理器、通用内存控制器、以太网MAC控制器和视频编码解码器。所述通用的高性能处理单元还包括调试支持单元。所述通用内存控制器连接外部存储器，外部存储器作为处理器运行的内存，同时也作为OSD图像和视频编解码的显不缓存。所述外部存储器为Flash和SRAM，Flash作为固态存储，SRAM作为处理器运行的内存。所述外部存储器为Flash和SDRAM，Flash作为固态存储，SDRAM作为处理器运行的内存。所述视频高性能单元包括视频输入处理单元和SDRAM控制器，SDRAM控制器连接外部SDRAM，该SDRAM作为视频通道输入和PIP视频的显示缓存。与通用的高性能处理单元相连的AHB总线上连接有慢速IO设备控制器和访问模块寄存器。所述IO设备控制器和访问模块寄存器连接APB总线，APB总线通过AHB/APB桥连接至AHB总线。所述IO设备控制器包括串口控制器、I2C主控制器、通用10、SPI控制器、定时器和终端控制器。本专利技术的有益效果本专利技术的双AHB总线的视频处理片上系统包括两套作为内部高速数据通道的AHB总线，其中一套AHB总线连接通用的高性能处理单元，另一套AHB总线连接视频高性能单元，视频输出处理模块连接在两套AHB总线之间，视频输出处理模块采用直接内存存取的方式读取两套AHB总线上的数据，两套AHB总线相互独立，不存在主从总线，也不通过总线桥进行相连，两部分的读取操作互不影响，可以同时进行，提高系统的处理效率；另外，本专利技术采用标准AMBA接口标准，高性能模块采用AHB总线进行数据传输，慢速设备控制器和寄存器接口采用APB总线进行数据传输，架构具有高度的灵活性。 附图说明图I为本专利技术的双AHB总线的视频处理片上系统的系统框架图；图2为本专利技术的外部存储器的连接关系示意图；图3为本专利技术的存储内容划分示意图；图4为本专利技术的OSD功能实现原理图；图5为本专利技术的书品输入处理单元实现原理图。具体实施例方式下面结合附图对本专利技术进行进一步阐述。如图I所示，本专利技术的双AHB总线的视频处理片上系统(SoC)拥有两套作为内部高速数据通道的AHB总线和一套APB总线，两套AHB总线分别连接各自的AHB总线控制器， AHB总线I上连接着处理器、以太网MAC控制器、调试支持单元、通用内存控制器和视频编解码器等通用的高性能处理单元，以及AHB/APB桥，该套总线注重的是通用的控制功能；AHB 总线2上连接的是视频输入处理单元、SDRAM控制器和视频调试单元等视频高性能单元，该套总线注重的高速的视频处理。另外，两套AHB总线都连接视频输出处理单元，这是该架构视频汇合交接点。当AHB总线I进行正常工作时，如绘制OSD图像，它不占用AHB总线2的任何时钟周期，同样当AHB总线2进行正常工作时，如视频输入采集时，也完全是在AHB总线2上完成操作，不占用AHB总线I。在输出端，视频输出处理单元主动向两套AHB总线上的外部存储器获取数据，两部分的读取操作互不影响，可以同时进行，因此提高系统的处理效率。本专利技术的SoC连接了两部分存储器，如图2所示，其中AHB总线I上连接着通用内存控制器，通用内存控制器可连接Flash、SRAM和SDRAM等外部存储器，其中Flash作为固态存储，存储程序固件和保存的信息，内存可选SRAM或SDRAM，作为系统中软件运行的主存和OSD图像的显存及视频编解码的显存。在AHB总线I上连接着SDRAM控制器，SDRAM控制器连接外部SDRAM芯片，作为视频主通道的显存和PIP通道的显存。如图3所示，各部分存储在存储器上的空间是独立的，不重叠的，并且确定每个主设备能够访问的地址空间，如处理器可以访问AHB总线I上整个外部存储器，而视频输出处理单元只能访问AHB总线I上的OSD显存和视频编解码显存。本专利技术架构的OSD图像数据由处理器绘制而成，并将其写入OSD显存中，最后由视频输出单元读取转换输出，如图4所示，处理器负责OSD图像数据生成，这通过处理器上运行的OSD应用程序辅助完成，OSD应用程序规定了 OSD图形图像的变化，决定产生什么样的 OSD数据，OSD应用程序在确定产生数据后，将通过内存控制器将数据写入OSD显存中，OSD 显存是RAM中开辟的一段用于保存OSD画面的存储空间，在OSD应用程序中，OSD显存映射为总线地址的一部分地址空间，如果使用Linux操作系统，可将Linux的虚拟帧缓存映射在这段OSD显存中，将Linux操作系统的帧缓存作为显示的OSD画面；另一方面，视频输出处理单元通过AHB总线I连接到通用内存控制器，将OSD显存中的数据读取出来，并经过扩展处理后进行正确的输出。视频处理通道和OSD处理通道类似，不同的是OSD处理通道是在AHB总线I上完成，由处理器产生OSD数据，而视频处理通道在AHB总线2总线上完成，由视频输入处理单元产生，视频输入处理产生包括两部分，一部分是主视频处理通道，另一部分是PIP 处理通道，视频输入处理产生在接收数据后，保存在内部的FIFO中本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.ー种双AHB总线的视频处理片上系统，其特征在干，它包括两套作为内部高速数据通道的AHB总线，以及两个分别控制两套AHB总线的AHB总线控制器，其中ー套AHB总线连接通用的高性能处理单元，另ー套AHB总线连接视频高性能単元，视频输出处理模块连接在两套AHB总线之间，视频输出处理模块采用直接内存存取的方式读取两套AHB总线上的数据。2.根据权利要求I所述的双AHB总线的视频处理片上系统，其特征在于，所述通用的高性能处理单元包括处理器、通用内存控制器、以太网MAC控制器和视频编码解码器。3.根据权利要求I所述的双AHB总线的视频处理片上系统，其特征在于，所述通用的高性能处理单元还包括调试支持単元。4.根据权利要求2所述的双AHB总线的视频处理片上系统，其特征在于，所述通用内存控制器连接外部存储器，外部存储器作为处理器运行的内存，同时也作为OSD图像和视频编解码的显示缓存。5.根据权利要求4所述的双AHB总线的视频处理片上系统，其特征在于，所述外部存储器为Flash和SRAM，Flash作为固态存...

【专利技术属性】
技术研发人员：陆许明，徐永键，梁明兰，郑勇飞，谭洪舟，
申请(专利权)人：东莞中山大学研究院，
类型：发明
国别省市：