一种IGBT终端结构及其制造方法技术

技术编号:12125003 阅读:132 留言:0更新日期:2015-09-25 13:14
本发明专利技术涉及一种IGBT终端结构及其制造方法。IGBT终端结构包括N型单晶硅片、P型场限环、场氧化层、栅氧化层、多晶硅层、硼磷硅玻璃以及金属层,P型场限环位于N型单晶硅片中,场氧化层和栅氧化层并行排列,均位于N型单晶硅片的表面,多晶硅层位于场氧化层表面,硼磷硅玻璃位于场氧化层的表面并延伸至多晶硅层和栅氧化层的表面,在硼磷硅玻璃刻蚀有金属连接孔,金属层通过金属连接孔与P型场限环及多晶硅层连接;在P型场限环的外侧增加结深比场限环浅的P型环,使PN结在反偏时耗尽层进一步扩展,减小柱面结位置的电场强度,实现终端效率和可靠性的提高。该制造方法中增加的P型环和有源区P阱注入使用同一块掩膜版,在P阱注入完成该区域的注入掺杂。

【技术实现步骤摘要】

本专利技术涉及一种半导体器件,具体涉及一种IGBT终端结构及其制造方法
技术介绍
由于IGBT低开关损耗、简单的门极控制、优良的开关可控性等优点,在家电变频控制、工业控制、机车传动、电力电子装置以及新能源电网接入中得到广泛应用。自上世纪80年代专利技术以来,IGBT的纵向结构经历了从穿通型、非穿通型到软穿通型的发展,元胞结构经历了从平面栅到沟槽栅的发展;芯片可处理的功率密度越来越大,而损耗反而降低,使其在高电压领域作为开关器件的优势地位越来越明显。在IGBT制造过程中,扩散是在光刻掩膜开窗后进行,在窗口中间区域的PN结近似于平面结,而在PN的边角处为柱面结或球面结,根据电场的泊松方程计算,在边缘区域的电场强度比中间区域高,PN结的击穿电压只有平面结的10?30%.为提高器件的击穿低压,必须在芯片的边缘区域设计终端结构,使边缘区域的电场强度降低。目前采用的终端技术主要有场限环技术、场板技术、结终端扩展技术和横向变掺杂技术等,其中国际上著名厂商采用的有四台阶复合场板结构(英飞凌),其四台阶中厚绝缘层工艺复杂,与传统工艺难兼容;场限环场板结构(APT,富士电机),其终端尺寸大、效率偏低,同样芯片面积条件下,器件的通流能力小;结终端扩展结构(ABB,东芝)和横向变掺杂结构(英飞凌),两者的反向漏电流和结电容比较大,并且对表面电荷比较敏感。
技术实现思路
针对现有技术的不足,本专利技术的目的是提供一种IGBT终端结构及其制造方法,该IGBT终端结构根据半导体柱面PN结在反向偏置时的耗尽理论,在P型场限环的外侧增加一个结深比场限环浅的P型环,使PN结在反偏时耗尽层进一步扩展,减小柱面结位置的电场强度,最终实现终端效率和可靠性的提高。对于此终端结构的制造方法,结合IGBT元胞的工艺流程,和元胞区的P阱注入使用同一块掩膜版,在P阱注入完成该区域的注入掺杂。本专利技术的目的是采用下述技术方案实现的:本专利技术提供一种IGBT终端结构,所述IGBT终端结构与IGBT有源区相连接,所述IGBT终端结构包括N型单晶硅片01、P型场限环022、场氧化层03、栅氧化层05、多晶硅层06、硼磷硅玻璃07以及金属层08,所述P型场限环022位于N型单晶硅片01中,所述场氧化层03和栅氧化层05并行排列,均位于N型单晶娃片01的表面,所述多晶娃层06位于场氧化层03表面,所述硼磷硅玻璃07位于场氧化层03的表面并延伸至多晶硅层06和栅氧化层05的表面,在硼磷硅玻璃07刻蚀有金属连接孔,所述金属层08通过金属连接孔与所述P型场限环022及多晶硅层06连接;其改进之处在于,在P型场限环022的外侧设有结深小于P型场限环022的P型环 041 ;所述P型环041与有源区的P阱注入使用同一块掩膜版,在P阱注入完成P型环041的注入掺杂。进一步地,所述P型场限环022的注入杂质为硼,注入剂量为5E13?lE15/cm2 ;所述场氧化层03的厚度为1.0?1.5um ;所述多晶娃层06的厚度为0.5?1.0um,所述硼磷硅玻璃的厚度为1.0?2.0um,所述金属层08的厚度为2.0?4.2um。进一步地,所述P型环041的注入杂质为硼,注入剂量为3E13?lE14/cm2。进一步地,所述场氧化层03的厚度大于栅氧化层05的厚度,所述栅氧化层05的厚度为1.0?1.5um。本专利技术还提供一种IGBT终端结构的制造方法,其改进之处在于,所述方法包括下述步骤:步骤A,选择N型单晶硅片01,N型单晶硅片01电阻率和厚度根据电压等级确定;步骤B,在N型单晶硅片01上使用光刻胶掩膜的方式进行P型场限环022的注入掺杂,注入的杂质为硼,注入剂量为5E13?lE15/cm2,注入完成后将N型单晶硅片01表面的光刻胶剥离并清洗;步骤C,使用热氧化的方式在N型单晶硅片01表面生长1.0?1.5um厚的场氧化层03,采用光刻、刻蚀、剥胶的标准流程,形成所需的场氧化层03图形,并进行高温热处理,完成P型场限环022注入杂质的激活和推结;所述高温热处理温度为1000?1150°C,处理时间为120?300min ;步骤D,采用热氧化的方式在N型单晶硅片01表面生长0.12um?0.3um厚的栅氧化层05,接着采用化学气相淀积的方式在氧化层上淀积一层0.5?1.0um厚的多晶硅层06 ;步骤E,采用P0C13掺杂的方式对多晶硅层06进行掺杂,接着采用光刻、刻蚀、剥胶的标准流程,形成所需的多晶硅层06图形;步骤F,采用光刻、注入、剥胶的标准流程,形成P型场限环022外侧的P型环041,接着进行高温热处理,完成P型环04注入杂质的激活和推结;所述P型环041和元胞区的P阱注入一次完成,注入杂质为硼,注入剂量为3E13?lE14/cm2,所述高温热处理温度为1000 ?1150°C,处理时间 60 ?150min ;步骤G,采用化学气相淀积的方式淀积一层厚度1.0?2.0um厚的硼磷娃玻璃07,采用光刻、刻蚀、剥胶的标准流程,刻出金属连接孔;步骤H,采用物理气相淀积的方式淀积一层厚度2.0?4.2um厚的铝或铝合金,采用光刻、刻蚀、剥胶的标准流程,刻出所需的金属层08图形,完成IGBT终端结构的制造。进一步地,P型场限环022经历步骤C和步骤F两次高温推结,新增的P型环041经历步骤F —次高温推结,形成两个不同结深的P型环。与现有技术比,本专利技术达到的有益效果是:1、本专利技术的终端结构使PN结在反偏时耗尽层进一步扩展,减小柱面结位置的电场强度,最终实现终端效率和可靠性的提高。对于此终端结构的制造方法,结合IGBT元胞的工艺流程,和元胞区的P阱注入使用同一块掩膜版,在P阱注入完成该区域的注入掺杂。2、本专利技术提供的终端结构形成不需要额外的工艺流程,在制造成本不增加的条件下,实现终端效率和可靠性的提高。3、本专利技术提供的终端结构使终端面积减小5%?10% ;与现有工艺兼容,不增加工艺步骤。4、本专利技术提供的终端结构在柱面结处电场强度进一步降低,有利于提高器件的可靠性。【附图说明】图1是本专利技术提供的IGBT终端结构的示意图;图2是本专利技术提供的IGBT终端结构的制造流程图;图3是本专利技术提供的【具体实施方式】的P型场限环制作示意图;图4是本专利技术提供的【具体实施方式】的P型场限环推结和场氧化层制作示意图;图5是本专利技术提供的【具体实施方式】的场氧化层和多晶硅层以及新增P型环掺杂的制作示意图;图6是本专利技术提供的【具体实施方式】的新增P型环推结和硼磷硅玻璃淀积的示意图;其中:01_均匀掺杂的N型单晶硅片,020为推结前的P型场限环(简称PR)掺杂,021为PR推结后的PR掺杂,022为二次推结后PR掺杂,03为场氧化层,040为推结前的新增P型环掺杂,041为推结后的新增P型环掺杂,05为栅氧化层,06为多晶硅层,07为硼磷硅玻璃,08为金属层。【具体实施方式】下面结合附图对本专利技术的【具体实施方式】作进一步的详细说明。本专利技术提供的IGBT终端结构的示意图如图1所示,IGBT终端结构与IGBT有源区相连接,IGBT终端结构包括N型单晶硅片01、P型场限环022、场氧化层03、栅氧化层05、多晶硅层06、硼磷硅玻璃07以及金属层08,所述P型场限环022位于N型单晶硅片01中,所述场氧化层03和栅氧化层0本文档来自技高网...

【技术保护点】
一种IGBT终端结构,所述IGBT终端结构与IGBT有源区相连接,所述IGBT终端结构包括N型单晶硅片(01)、P型场限环(022)、场氧化层(03)、栅氧化层(05)、多晶硅层(06)、硼磷硅玻璃(07)以及金属层(08),所述P型场限环(022)位于N型单晶硅片(01)中,所述场氧化层(03)和栅氧化层(05)并行排列,均位于N型单晶硅片(01)的表面,所述多晶硅层(06)位于场氧化层(03)表面,所述硼磷硅玻璃(07)位于场氧化层(03)的表面并延伸至多晶硅层(06)和栅氧化层(05)的表面,在硼磷硅玻璃(07)刻蚀有金属连接孔,所述金属层(08)通过金属连接孔与所述P型场限环(022)及多晶硅层(06)连接;其特征在于,在P型场限环(022)的外侧设有结深小于P型场限环(022)的P型环(041);所述P型环(041)与有源区的P阱注入使用同一块掩膜版,在P阱注入完成P型环(041)的注入掺杂。

【技术特征摘要】

【专利技术属性】
技术研发人员:王耀华赵哿李立
申请(专利权)人:国家电网公司国网智能电网研究院国网北京市电力公司
类型:发明
国别省市:北京;11

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1