基于电路特征分析的硬件木马检测方法技术

本发明专利技术提出一种基于电路特征分析的硬件木马检测方法，包括以下步骤：输入被检测电路，并获取被检测电路的高层描述文件；根据被检测电路的高层描述文件对被检测电路中的功能模块进行识别，以判断功能模块的可信度，以及当功能模块可信时，对被检测电路进行标记；从标记后的被检测电路中提取分类特征，并与预设的硬件木马电路特征库中的每一类硬件木马的特征进行匹配，并根据匹配结果，输出分类的特征分析结果；对分类的特征分析结果进行综合分析，以得到被检测电路的可信性信息。本发明专利技术的方法能够有效提高对于硬件木马的检测速度、不同种类硬件木马的检测区分度和时序电路中硬件木马的检测效果。

【技术实现步骤摘要】

本专利技术涉及计算机及电子信息
，特别涉及一种基于电路特征分析的硬件 木马检测方法。
技术介绍
目前的集成电路芯片可以由多达数十亿个晶体管构成，在芯片设计制造过程中， 如果所使用的芯片或者第三方IP核中被人植入一些恶意的模块，将难以检查出来，但对使 用者而言，则会出现不受控制的安全问题，导致信息泄露、芯片被留下后门、或者非正常芯 片失效，造成极其严重的后果。此问题就是近年来逐渐被人们重视的硬件安全问题。而正 常电路之外的恶意电路，则被称为"硬件木马"。 随着系统级芯片（SystemonChip,SoC)的规模越来越大，芯片产品投向市场的设 计周期越来越短，集成电路设计中大量使用来自于第三方设计的IP核已经成为大的趋势。 而随着集成电路制造的全球化趋势越来越强，想要控制集成电路的设计和生产的各个环节 是不现实的。因此，对于第三方IP核的可信性验证，也即对其中的硬件木马进行检测，是十 分必要的。由于硬件木马一般都在很小的概率下才被激活，在未激活的情况下电路完全正 常工作，因此，普通的集成电路测试方法几乎不能发现这些木马。 利用硬件木马一般在很小的概率下才能激活这个特性，可以对于组合逻辑电路进 行分析来寻找硬件木马。一方面，静态条件下，硬件木马电路的输入通常对输出影响很小， 以实现很小的触发概率。另一方面，在常规的验证测试中，由于硬件木马一般不被激活，而 呈现出"休眠"的状态，对于原电路的功能没有影响，因此也可通过验证仿真中寻找此部分 电路来检测电路。 然而，上述分析组合逻辑电路的方法面临若干问题。第一是复杂度问题：分析组合 逻辑电路导致近乎指数级的运算复杂度，使得检测时间过长，达到数十小时甚至数天的数 量级。第二是对于时序电路中硬件木马检测的局面：由于时序电路中组合逻辑电路被触发 器分割为分散的组合逻辑电路块，若某个硬件木马由多个组合逻辑电路块组成，分析组合 逻辑的方法无法知道应该合并哪些组合逻辑电路块，因此难以检测这类硬件木马。
技术实现思路
本专利技术旨在至少在一定程度上解决上述相关技术中的技术问题之一。 为此，本专利技术的目的在于提出一种，该方 法能够有效提高对于硬件木马的检测速度、不同种类硬件木马的检测区分度和时序电路中 硬件木马的检测效果。 为了实现上述目的，本专利技术的实施例提出了一种基于电路特征分析的硬件木马检 测方法，包括以下步骤：输入被检测电路，并获取被检测电路的高层描述文件；根据所述被 检测电路的高层描述文件对所述被检测电路中的功能模块进行识别，以判断所述功能模块 的可信度，以及当所述功能模块可信时，对所述被检测电路进行标记；从标记后的被检测 电路中提取分类特征，并与预设的硬件木马电路特征库中的每一类硬件木马的特征进行匹 配，并根据匹配结果，输出分类的特征分析结果；对所述分类的特征分析结果进行综合分 析，以得到所述被检测电路的可信性信息。 根据本专利技术实施例的，采用已知的硬件木 马电路所提取的电路特征作为检测标准，通过特征对比得到被检测电路中每一类硬件木马 的分析结果，并经过综合分析输出，可很大程度降低硬件木马检测的运行时间，使得集成电 路的安全性验证时间对于集成电路设计流程的影响大为减小；并且，能够有效地区分不同 类型的硬件木马，为针对性的人工检查提供依据；另外，能够有效地检测到时序电路中由多 个组合逻辑电路块组成的硬件木马；同时，能够提升硬件木马检测方法的可扩展性，通过扩 充硬件木马特征库的方式应对未来的硬件木马。 另外，根据本专利技术上述实施例的还可以具 有如下附加的技术特征： 在一些示例中，所述硬件木马电路特征库针对不同种类的硬件木马，对于其特征 进行总结，并可以针对所述被检测电路的功能对于特征匹配的判决标准进行调整。 在一些示例中，所述被检测电路的描述层次为：输入端口、触发器、输出端口之间 数据流动的触发器间数据流图。 在一些示例中，所述触发器间数据流图为有向图。 在一些示例中，所述硬件木马电路特征库包括：内部延迟电路进行触发的硬件木 马、泄露芯片内部信息的硬件木马、输入数据相关的单次触发硬件木马、输入数据相关的多 次触发硬件木马、时序电路中由多个分离的组合逻辑电路块组成的硬件木马。 在一些示例中，所述硬件木马电路特征库中对于硬件木马特征的描述为所述触发 器间数据流图中结点的特征以及结点集合特征的描述。 在一些示例中，从标记后的被检测电路中提取分类特征，具体包括：根据所述硬件 木马电路特征库中包含的五种硬件木马及其对应的特征描述，对于触发器间数据流图的结 点或者结点集合的信息进行提取；如果一类硬件木马的电路特征为其触发器间数据流图含 有具有满足一定条件的结点集合，电路特征抽取将提取被检测电路中所有的符合所述条件 的结点集合；如果一类硬件木马的电路特征为其触发器间数据流图含有具有满足一定条件 的结点，电路特征抽取将统计所述条件上每个结点的数据。 在一些示例中，所述与预设的硬件木马电路特征库中的每一类硬件木马的特征进 行匹配，进一步包括：根据所述硬件木马电路特征库中对于每一类硬件木马电路特征的特 征匹配判决标准，对所述被测电路特征抽取所得到结点或结点集合进行分析，判决被抽取 的电路特征是否符合硬件木马电路特征库中所述特征。 在一些示例中，所述分类的特征分析结果指所述匹配结果中满足所述特征匹配判 决标准、符合所述硬件木马电路特征库的所有嫌疑对象，其中，对于不同的特征，其对应的 嫌疑对象的单位为结点或者结点集合。 在一些示例中，所述对所述分类的特征分析结果进行综合分析，以得到所述被检 测电路的可信性信息，进一步包括：根据每一类硬件木马嫌疑对象的数量、对于判决标准的 满足程度、占电路总规模的比例以及所述被检测电路所专门制定的标准对所述分类的特征 分析结果进行分析，并产生硬件木马的清单、种类以及置信度三类电路的可信性信息。 本专利技术的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变 得明显，或通过本专利技术的实践了解到。【附图说明】 本专利技术的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变 得明显和容易理解，其中： 图1是根据本专利技术一个实施例的的流程 图； 图2是根据本专利技术一个实施例的被检测电路的模块示意图； 图3是根据本专利技术一个实施例的被检测电路在触发器间数据流图层次的示意图； 以及 图4是根据本专利技术一个实施例的被检测电路在添加一个小型内部延迟电路进行 触发的木马后，在触发器间数据流图层次的示意图。【具体实施方式】 下面详细描述本专利技术的实施例，所述实施例的示例在附图中示出，其中自始至终 相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附 图描述的实施例是示例性的，仅用于解释本专利技术，而不能理解为对本专利技术的限制。 以下结合附图描述根据本专利技术实施例的。 图1是根据本专利技术一个实施例的的流程 图。如图1所示，该方法包括以下步骤： 步骤S101，输入被检测电路，并获取被检测电路的高层描述文件。 步骤S102,根据被检测电路的高层描述文件对被检测电路中的功能模块进行识 另IJ，以判断功能模块的可信度，以及当功能模块可信时，对被检测电路进行标记。 在具体示例中，该步骤即对被检测电路进行预处理。具体地说，对于满足电路规模 较小、功能划分较明确本文档来自技高网...

【技术保护点】
一种基于电路特征分析的硬件木马检测方法，其特征在于，包括以下步骤：输入被检测电路，并获取被检测电路的高层描述文件；根据所述被检测电路的高层描述文件对所述被检测电路中的功能模块进行识别，以判断所述功能模块的可信度，以及当所述功能模块可信时，对所述被检测电路进行标记；从标记后的被检测电路中提取分类特征，并与预设的硬件木马电路特征库中的每一类硬件木马的特征进行匹配，并根据匹配结果，输出分类的特征分析结果；对所述分类的特征分析结果进行综合分析，以得到所述被检测电路的可信性信息。

【技术特征摘要】

【专利技术属性】
技术研发人员：姚颂，陈晓明，汪玉，杨华中，
申请(专利权)人：清华大学，
类型：发明
国别省市：北京;11