无理数存储测试向量的测试数据压缩方法技术

技术编号:11856130 阅读:108 留言:0更新日期:2015-08-11 02:39
本发明专利技术公开了一种无理数存储测试向量的测试数据压缩方法,其为故障覆盖率引导的无理数存储测试向量的测试数据压缩方法,包括以下步骤:一、根据待测试集成电路的电路结构生成故障列表;二、对故障运行自动测试向量生成工具以此生成相应故障的测试向量;三、统计游程长度;四、初步估计无理数的对应区间;五、二分无理数区间,逐次逼近;六、无关位填充;七、随机测试;八、判断步骤七的故障列表是否为空,如果故障列表为空,则转到步骤九,否则转到步骤二;九、结束,返回所有记录形如的所有无理数对应的整数m和l。本发明专利技术将无理数编码与自动测试向量生成结合起来,一方面减少易测故障点对应测试向量的编码数;另一方面提高故障覆盖率。

【技术实现步骤摘要】

本专利技术设及一种集成电路测试技术中的无理数存储测试向量的测试数据压缩方 法,特别是对系统巧片(System-on-a-Chip,SoC)的外建自测试炬uilt-OutSelf-Test, BOST)方法中测试数据压缩方法,具体地为一种故障覆盖率引导的无理数存储测试向量的 测试数据压缩方法。
技术介绍
集成电路技术的发展使得可在一个巧片中集成数W亿计的器件,并且可W集成预 先设计和经过验证的IP,如存储器,微处理器,DSP等。该种多元化的集成巧片已经成为能 处理各种信息的集成系统,被称为片上系统或系统巧片。SoC大大降低了系统成本,缩短了 设计周期,加快了产品上市时间,但是SoC产品的测试面临越来越多的挑战,如: 1、巧片测试点少,可直接控制或观测的测试点有限,通常只能通过巧片有限的输 入/输出引脚进行测试,而巧片内部节点很难通过宏观机械装置直接控制或观测; 2、自动测试设备(AT巧价格昂贵,巧片的设计和制造技术发展速度比ATE的设计 和制造技术发展快,巧片的时钟频率已超过了目前最先进的ATE的频率,无法进行全速测 试; 3、测试数据量大,SoC中集成的IP越多,所需测试数据量就越大。预计到2014年 存储测试向量所需存储器的容量是1999年的150倍,将会超过ATE的存储深度。 为了能够继续有效地应用传统的自动测试设备来测试S0C巧片,必须首先解决大 量的测试数据和有限的巧片管脚对高带宽传输的需求问题。随着自动测试设备数据带宽的 增加,设备成本的上升,一个巧片的测试成本将超过生产它的费用。解决该一问题的方法主 要采用外建自测试技术,也叫做测试源的划分技术,相对于原本扫描链结合ATE的测试方 法而言,测试源的划分技术将ATE的部分测试功能转移到被测试的巧片上,巧片上的解压 器成为一种无存储的数据源,因此,可W进一步减少测试硬件的成本,更好地权衡自动测试 设备与片上测试器的成本分配。同样,相对于BIST而言,B0ST将部分巧片上的测试模式生 成资源移到离线的自动测试设备上,通过数据压缩技术来减少存储需求和测试时间,巧片 之外主要建立一个经过变换的测试数据存储源,W用来减少测试数据的传输,同时在巧片 上又不需要花费太多的硬件来执行数据变换,实现测试模式的生成。 如今大规模SoC的测试数据集对测试仪存储深度的要求已经达到吉比特的量级, 解决测试数据集存储的成本问题已经成为降低总测试成本的关键。B0ST结构或者说TRP技 术可W有效解决测试数据量缩减的问题。 测试数据的吞吐量可W通过静态数据压缩技术,如游程编码,Golomb编码和抑R 编码(频率导向的游程编码)进行有效的缩减。该些编码技术将事先由内核供应商提供的 预计算测试矢量集Td通过压缩,编码成一个体积相对较小的测试矢量集Te,并且存储在ATE 的存储器中。然后由片上的解码器在测试图形施加的阶段执行将IV陕复成Td,来实现测试 矢量的解压缩。先通过对原测试矢量集Td进行差分编码产生差分矢量序列TMff,然后再对 差分矢量序列进行压缩编码,可w进一步有效提高数据压缩率,降低测试集尺寸,减少测试 时间。一般来说,使用差分序列编码Tdiff和循环扫描寄存器CSR解码并不是必需的,其是否 选用取决于数据压缩效率和额外硬件开销两者之间的权衡折衷。 测试编码的压缩方法按照数学原理分类,可W分为统计编码、传统游程编码、 Golomb编码、抑R编码等。其基本的压缩原理都是基于对二进制码流中连续出现的0或者 1进行编码压缩,从而实现数据量的缩减;按照码字特征分类,可W分为定长---定长,定 长---变长,变长---定长,变长---变长四种不同的编码方式。一般而言,定长到定长的 压缩效率最低,而变长到变长的压缩效率最高。当然实际的压缩效率必然与待压缩的数据 特征有关,按照编码对象分类,可W分为直接编码和相关编码两种方式。 编码压缩技术所用测试集Td其测试模式数量较少,测试时间相对BIST更短;并且 它不需要测试模式生成电路和响应压缩分析电路,其解压电路的成本低于BIST;对于不支 持BIST的CUT也可实现测试,具有广泛的应用性。 专利技术专利Z1201010262928. 9(公开号CN101968528A,公开日 20110209)提出了将 测试数据转换成无理数的方法来存储,从理论上可W无限压缩测试数据,可W从根本上解 决测试数据的存储问题。然而该专利技术中存在;(1)在查找无理数之前就将所有无关位填充, 减少算法的灵活性,也降低了查找到的无理数的概率;(2)对无理数的查找,采用的是对小 数直接运算的方法,计算量大,运行时间长;(3)未将无理数编码与自动测试向量产生结合 起来。
技术实现思路
基于上述缺陷,本专利技术提供一种故障覆盖率引导的无理数存储测试向量的测试数 据压缩方法。本专利技术一方面在自动测试向量生成时就考虑无理数编码,先编码难测故障点 所对应的测试向量,可W减少易测故障点对应测试向量的编码数;另一方面在无理数编码 时考虑易测故障点,让无理数解压后再运行一段时间,可W提高故障覆盖率。 本专利技术的解决方案是:一种,其为故障 覆盖率引导的,该测试数据压缩方法包括W下步 骤: 一、根据待测试集成电路的电路结构生成包含若干故障的故障列表; 二、选择任一故障,运行自动测试向量生成工具W此生成相应故障的测试向量,同 时将相应故障从该故障列表中删除使该故障列表中的所有故障测试完毕,最终形成级联后 原始测试数据即测试向量序列S;[001引S、统计级联后原始测试数据的游程长度Yi、Y2、……,Y。,其中,Y。表示为第n个测 试向量的游程长度,n为正整数;将测试向量按0类型游程统计游程长度,直到无关位结束, 若无关位与前一游程能组成同一游程,则舍弃最后一游程长度,只记前若干游程长度,否则 记前所有游程长度; 四、初步估计无理数^的对应区间,其中m、1为整数:步骤=中对应的游程长度 为\、\、……,Y。,默认第1位为个位,其它全为小数部分,将其转化为小数得到Yi.Y,……Y。;记步骤C的小数Y1.Y2……Yn=X,则有XG,方法如下;(1)令义'^£ [(Yi.Ys……Yn)k,(Y1.Y2……(Yn+l))k) ;(2)计算k = 2并保留一位小数时,则xkG [A.Ai,B.Bi) ;(3)将[A.Ai,B.Bi)与 无理数对应,则有[A.Ai,B卫1) C[A,B),因此有a = A,b=B,即xE(、/^,);[001引五、二分无理数区间,逐次逼近;取c=^ ,计算^并与X比较,将_^对应的小 数按0类型游程展开成序列,判断该序列前W位能否与测试向量序列S能否在所有确定位 --对应,如果能--对应,转至步骤六; 六、无关位填充:在步骤四中已经找到与X对应的无理数^即将无理数展 VC,I 开成小数并按0类型的游程转换成序列,将该序列与测试向量序列S-一对应从头到尾,将 所有无关位全部填充; 走、随机测试;将^展开成小数,转换成游程长度再转换成0、1序列,该0、1序列 长度取原测试向量长度的1000倍,将该0、1序列分割成1000个测试向量,运行故障模拟程 序,检查其能测的故障,将能测故障从原始故障列表中当前第1页1 2 本文档来自技高网
...

【技术保护点】
一种无理数存储测试向量的测试数据压缩方法,其为故障覆盖率引导的无理数存储测试向量的测试数据压缩方法,其特征在于:该测试数据压缩方法包括以下步骤:一、根据待测试集成电路的电路结构生成包含若干故障的故障列表;二、选择任一故障,运行自动测试向量生成工具以此生成相应故障的测试向量,同时将相应故障从该故障列表中删除使该故障列表中的所有故障测试完毕,最终形成级联后原始测试数据即测试向量序列S;三、统计级联后原始测试数据的游程长度Y1、Y2、……,Yn,其中,Yn表示为第n个测试向量的游程长度,n为正整数:将测试向量按0类型游程统计游程长度,直到无关位结束,若无关位与前一游程能组成同一游程,则舍弃最后一游程长度,只记前若干游程长度,否则记前所有游程长度;四、初步估计无理数的对应区间,其中m、l为整数:步骤三中对应的游程长度为Y1、Y2、……,Yn,默认第1位为个位,其它全为小数部分,将其转化为小数得到Y1.Y2……Yn;记步骤c的小数Y1.Y2……Yn=x,则有x∈[Y1.Y2……Yn,Y1.Y2……(Yn+1)),初步估计x对应的无理数的区间方法如下:(1)令xk∈[(Y1.Y2……Yn)k,(Y1.Y2……(Yn+1))k);(2)计算k=2并保留一位小数时,则xk∈[A.A1,B.B1);(3)将[A.A1,B.B1)与无理数对应,则有[A.A1,B.B1)⋐[A,B),]]>因此有a=A,b=B,即x∈(a,b);]]>五、二分无理数区间,逐次逼近:取计算并与x比较,将对应的小数按0类型游程展开成序列,判断该序列前w位能否与测试向量序列S能否在所有确定位一一对应,如果能一一对应,转至步骤六;六、无关位填充:在步骤四中已经找到与x对应的无理数即将无理数展开成小数并按0类型的游程转换成序列,将该序列与测试向量序列S一一对应从头到尾,将所有无关位全部填充;七、随机测试:将展开成小数,转换成游程长度再转换成0、1序列,该0、1序列长度取原测试向量长度的1000倍,将该0、1序列分割成1000个测试向量,运行故障模拟程序,检查其能测的故障,将能测故障从原始故障列表中删除,记录每个故障的第一个无理数对应的整数m和l;八、判断步骤七的故障列表是否为空,如果故障列表为空,则转到步骤九,否则转到步骤二;九、结束,返回所有记录形如的所有无理数对应的整数m和l。...

【技术特征摘要】

【专利技术属性】
技术研发人员:詹文法
申请(专利权)人:安庆师范学院
类型:发明
国别省市:安徽;34

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1