NAND型FLASH擦除、编程及读取的方法技术

本发明专利技术涉及闪存技术领域，尤其涉及一种NAND型FLASH的擦除方法、编程及读取方法。其中，所述擦除方法包括在NAND型FLASH上电复位后，确定衰退模型的位置；确定衰退模型的位置后，获取衰退模型的数据；将衰退模型的数据存入RAM中；判断预擦除位置是否存入衰退模型；当预擦除位置未存入衰退模型，根据衰退模型的数据调整相应的擦除方式进行擦除。编程或读取方法包括NAND型FLASH上电复位后，确定衰退模型的位置；确定衰退模型的位置后，获取衰退模型的数据；将衰退模型的数据存入RAM中；根据所述衰退模型的数据调整相应的编程或读取方式进行编程或读取。本发明专利技术提供的擦除、编程及读取方法，利用衰退模型对存储单元阈值电压进行补偿，增强NAND型FLASH的可靠性。

【技术实现步骤摘要】

本专利技术涉及闪存(Flash Memory)
，尤其涉及一种NAND型FLASH的擦除方法及编程或读取方法。
技术介绍
可靠性是产品在规定条件下和规定时间内完成规定功能的能力。对于闪存(FlashMemory)，简称FLASH，一般而言，数据保持能力、耐久力、抗干扰能力等是评价闪存可靠性的重要参数，其中，数据保持力指的是闪存存储的数据经过一段时间之后没有失真或丢失，仍可以有效读出的能力。NAND型FLASH是闪存的一种。对于NAND型FLASH在实际使用的过程中，因各种串扰和随机效应的影响，例如工艺波动，浮栅的交叉耦合效应，电荷转移的随机性等原因，使得NAND型FLASH存储单元(cell)的阈值电压产生随机的改变。因NAND型FLASH在读取、擦除或编程时都是以阈值电压为基础的，因此当阈值电压产生改变后，进而会使得擦除与编程的性能越来越差，同时数据的保持特性也受到很大影响，引起读取时的误读，因此极大的降低了 NAND型FLASH的可靠性。并且，随着NAND型FLASH工艺尺寸的进一步缩小，尤其是2xnm及Ixnm及以下的MLC (2-bit信息/每存储单元)和TLC (3-bit信息/每存储单元)，这种影响也越来越明显。
技术实现思路
本专利技术的目的在于提出一种NAND型FLASH的擦除方法及编程或读取方法，以提升NAND型FLASH的可靠性。在第一方面，本专利技术实施例提供了一种NAND型FLASH的擦除方法，包括:在NAND型FLASH上电复位后，确定衰退模型的位置；确定所述衰退模型的位置后，获取所述衰退模型的数据；将所述衰退模型的数据存入RAM中；判断预擦除位置是否存入衰退模型；当所述预擦除位置未存入衰退模型，根据所述衰退模型的数据调整相应的擦除方式进行擦除。进一步的，所述的NAND型FLASH的擦除方法，还包括:当预擦除位置存入衰退模型，根据所述衰退模型的数据调整相应的擦除方式对预擦除位置进行擦除后，将所述衰退模型的数据编程回所述预擦除位置。进一步的，所述的NAND型FLASH的擦除方法，所述预擦除位置指存储阵列中的存储块。进一步的，所述的NAND型FLASH的擦除方法，所述在NAND型FLASH上电复位后，确定衰退模型的位置，包括:在NAND型FLASH上电复位后，读取预设的衰退模型的标志；所述衰退模型的标志是指在NAND型FLASH中指明衰退模型存储位置的标志；根据所述衰退模型的标志，确定衰退模型的位置。进一步的，所述的NAND型FLASH的擦除方法，所述衰退模型的位置为存储阵列中预设存储块。进一步的，所述的NAND型FLASH的擦除方法，所述根据所述衰退模型的数据调整相应的擦除方式对存储阵列进行擦除，包括:根据所述衰退模型的数据调整擦除时的擦除电压的值对存储阵列进行擦除。本专利技术实施里提供的NAND型FLASH的擦除方法，根据NAND型FLASH内存入的衰退模型，在擦除时根据衰退模型的数据调整相应的擦除方式对NAND型FLASH进行擦除。因此本专利技术实施例提供的擦除方法根据衰退模型存入的数据调整擦除的方式进行擦除，补偿了在擦除时存储单元因干扰因素的影响而造成的存储单元阈值电压的变化；实现了有效的擦除操作，提升NAND型FLASH的可靠性，保证了 NAND型FLASH数据保持的完整性、耐久力及抗干扰性。在第二方面，本专利技术实施例提供了一种NAND型FLASH的编程或读取方法，包括:在NAND型FLASH上电复位后，确定衰退模型的位置；确定所述衰退模型的位置后，获取所述衰退模型的数据；将所述衰退模型的数据存入RAM中；根据所述衰退模型的数据调整编程方式或读取方式进行编程或读取。进一步的，所述的NAND型FLASH的编程或读取方法，所述在NAND型FLASH上电复位后，确定衰退模型的位置，包括:在NAND型FLASH上电复位后，读取预设的衰退模型的标志；所述衰退模型的标志是指在NAND型FLASH中指明衰退模型存储位置的标志；根据所述标志，确定所述衰退模型的位置。进一步的，所述的NAND型FLASH的编程或读取方法，所述衰退模型的位置为存储阵列中预设存储块。进一步的，所述的NAND型FLASH的编程或读取方法，所述根据所述衰退模型的数据调整相应的编程或读取方式对存储阵列进行编程或读取，包括:根据所述衰退模型的数据调整编程或读取时的编程或读取参考电压的值对存储阵列进行编程或读取。本专利技术实施里提供的NAND型FLASH的编程或读取方法，根据NAND型FLASH内存入的衰退模型，在编程或读取时根据衰退模型的数据调整相应的编程或读取方式对NAND型FLASH进行编程或读取。因此本专利技术实施例提供的编程或读取方法根据衰退模型存入的数据调整编程或读取的方式进行编程或读取，补偿了在编程或读取时存储单元因干扰因素的影响而造成的阈值电压变化；实现了有效的编程或读取操作，提升NAND型FLASH的可靠性，保证了 NAND型FLASH数据保持的完整性、耐久力及抗干扰性。【附图说明】此处所说明的附图用来提供对本专利技术的进一步理解，构成本专利技术的一部分，并不构成对本专利技术的限定。在附图中:图1示出的是本专利技术实施例一中NAND型FLASH擦除方法流程示意图；图2示出的是本专利技术实施例二中NAND型FLASH擦除方法流程示意图；图3示出的是本专利技术实施例三中NAND型FLASH编程方法流程示意图；图4示出的是本专利技术实施例四中NAND型FLASH读取方法流程示意图。【具体实施方式】下面结合附图及具体实施例对本专利技术进行更加详细与完整的说明。可以理解的是，此处所描述的具体实施例仅用于解释本专利技术，而非对本专利技术的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本专利技术相关的部分而非全部内容。NAND型FLASH由存储单元(cell)组成。通常情况下，一个存储单元包括源极(source, S),漏极(drain, D),控制栅极(controlling gate, CG),以及浮动栅极(floatinggate, FG)，控制栅极可用于接参考电压VG。若漏极接参考电压VD，控制栅极CG施加电压VG以及源极S连接于接地极后，存储单元实现沟道热电子注入方式的编程操作。擦除则可以在衬底施加一正电压，控制栅极CG施加负电压，进而利用浮动栅极FG与沟道之间的隧穿效应，把注入浮动栅极FG的电子吸引到沟道。存储单元cell数据是O或I取决与浮动栅极FG中是否有电子。如浮动栅极FG有电子，需要高的控制栅极电压才能使界面处感应出导电沟道，使MOS管导通，表示存入O。若浮动栅极FG中无电子，则较低的控制栅极电压就能使界面处感应出导电沟道，使MOS管导通，即表示存入I。在使用NAND型FLASH时，因工艺波动、存储单元浮栅单元的交叉耦合等干扰因素的影响会造成电荷会随机的进入浮动栅极，以此改变了存储单元中的阈值电压，在实际读取、编程或擦除时当前第1页1 2 3 4 本文档来自技高网...

【技术保护点】
一种NAND型FLASH的擦除方法，包括：在NAND型FLASH上电复位后，确定衰退模型的位置；确定所述衰退模型的位置后，获取所述衰退模型的数据；将所述衰退模型的数据存入RAM中；判断预擦除位置是否存入衰退模型；当所述预擦除位置未存入衰退模型，根据所述衰退模型的数据调整相应的擦除方式进行擦除。

【技术特征摘要】

【专利技术属性】
技术研发人员：刘会娟，朱一明，苏志强，
申请(专利权)人：北京兆易创新科技股份有限公司，
类型：发明
国别省市：北京;11