本发明专利技术涉及一种ZigBee集成射频接收机芯片，射频芯片上集成有低噪声放大器、正交混频器、复数带通滤波器、自动增益控制器、模数转换器、锁相环频率合成器、增益控制信号产生器相连接和电压整形器。上述技术方案中，将电压整形器集成到射频芯片中去，提高了芯片中各电路模块工作的稳定性，减少电源电压波动带来的芯片性能的下降。同时，采用模拟电路实现链路信号能量检测，并将整个控制信号产生模块集成到射频芯片中，接收链路和数字基带两部分无需建立反馈环路即可实现链路增益的调节，简化了增益控制的算法，减轻了基带部分的负担，加快了基带处理的速度。
【技术实现步骤摘要】
本专利技术涉及射频接收机领域，具体涉及一种ZigBee集成射频接收机芯片。
技术介绍
传统ZigBee (物联网终端)射频接收机，均采用分立器件搭建，体积大，功能差，应用不便，而且芯片电压的供给是直接由片外电源供给的，由于片外电源具有不稳定、噪声大的缺点，严重影响接收机各个电路模块的正常工作。另一方面，自动增益模块为接收机链路提供大动态增益，而增益值的设定是通过检测射频芯片的最后一级模数转换器的输出信号能量值，再进行大量、复杂的计算，最终由数字处理基带反馈给模拟链路来实现的。因此存在算法复杂，增益调整时间长等缺点。
技术实现思路
本专利技术的目的就是提供一种ZigBee集成射频接收机芯片，其可有效解决上述问题，减小电源电压波动对芯片性能的影响，加快基带的处理速度，提高芯片运行的稳定性。为实现上述目的，本专利技术采用了以下技术方案:一种ZigBee集成射频接收机芯片，其特征在于:射频芯片上集成有前后相互连接、依次对输入的射频信号进行处理的低噪声放大器、正交混频器、复数带通滤波器、自动增益控制器和模数转换器，正交混频器与锁相环频率合成器相连接，自动增益控制器与增益控制信号产生器相连接，射频芯片上还集成有与电源相连接的电压整形器，电压整形器为射频芯片上的其他组件提供电源电压。上述技术方案中，将电压整形器集成到射频芯片中去，提高了芯片中各电路模块工作的稳定性，减少电源电压波动带来的芯片性能的下降。同时，采用模拟电路实现链路信号能量检测，并将整个控制信号产生模块集成到射频芯片中，接收链路和数字基带两部分无需建立反馈环路即可实现链路增益的调节，简化了增益控制的算法，减轻了基带部分的负担，加快了基带处理的速度。【附图说明】图1为本专利技术的结构示意图；图2为低噪声放大器的电路原理图；图3为正交混频器的电路原理图；图4为复数带通滤波器的电路原理图；图5为自动增益控制器的电路原理图；图6为模数转换器的电路原理图；图7为锁相环频率合成器的电路原理图；图8为增益控制信号产生器的电路原理图；图9为电压整形器的电路原理图。【具体实施方式】为了使本专利技术的目的及优点更加清楚明白，以下结合实施例对本专利技术进行具体说明。应当理解，以下文字仅仅用以描述本专利技术的一种或几种具体的实施方式，并不对本专利技术具体请求的保护范围进行严格限定。本专利技术采取的技术方案如图1所示，一种ZigBee集成射频接收机芯片，射频芯片上集成有前后相互连接、依次对输入的射频信号进行处理的低噪声放大器11、正交混频器12、复数带通滤波器13、自动增益控制器14和模数转换器15，正交混频器12与锁相环频率合成器16相连接，自动增益控制器14与增益控制信号产生器17相连接，射频芯片上还集成有与电源相连接的电压整形器18，电压整形器18为射频芯片上的其他组件提供电源电压。输入的射频信号进入低噪声放大器11，低噪声放大器11的输出信号进入正交混频器12，正交混频器12的输出信号进入复数带通滤波器13，带通滤波器的输出信号进入自动增益控制器14，自动增益控制器14的输出信号进入模数转换器15，模数转换器15输出数字信号进入基带部分。锁相环频率合成器16的输出信号为本地振荡信号，本地振荡信号进入正交混频器12 ;自动增益控制器14的输出幅度信息进入增益控制信号产生器17，增益控制信号产生器17输出控制信号进入自动增益控制器14。射频信号进入集成的射频芯片后，首先通过低噪声放大器11对信号进行放大，并保证较高的线性度和极低的噪声系数；信号经放大后送到正交混频器12，正交混频器12对频率综合器提供的本地振荡信号和射频信号进行混频处理，将信号频率从射频降到低中频范围，并产生相位差为90°的4路正交信号；得到的低中频信号经过复数带通滤波器13滤波后进入自动增益控制器14进行放大，其增益值大小由物联网发射节点所发射信号的强弱以及与接收节点之间的距离决定，并可在较大范围内可调节；中频信号经放大后进入模数转换器15，模数转换器15的作用是将中频模拟信号采样、量化为数字信号并输出至数字基带。上述技术方案中，将电压整形器18集成到射频芯片中去，提高了芯片中各电路模块工作的稳定性，减少电源电压波动带来的芯片性能的下降。同时，采用模拟电路实现链路信号能量检测，并将整个控制信号产生模块集成到射频芯片中，接收链路和数字基带两部分无需建立反馈环路即可实现链路增益的调节，简化了增益控制的算法，减轻了基带部分的负担，加快了基带处理的速度。详细的操作为:图2为低噪声放大器11的电路原理图，图2中input为射频信号输入端，output为射频信号输出端；电压源VDD分三路，一路与电感LI的抽头连接，一路与电阻R5连接，一路与电阻R6连接，电感LI和开关SI并联，其中一端与电阻R3、晶体管Ml的漏端、电容C4连接，另一端与电阻R4、晶体管M2、电容C3连接，电阻R3和电阻R4串联后与电感LI并联，串联的一端与开关S2连接，开关S2的另一端接地，偏置电压Vbl与电阻Rl的一端连接，电阻Rl的另一端与电容Cl的一端相连构成低通滤波器，并连接晶体管M1、晶体管M2的栅极，电容Cl的另一端接地，晶体管Ml的漏端与电感LI连接，晶体管Ml的源端与晶体管M3的漏端连接，晶体管M2的漏端与电感LI 一端连接，晶体管M2的源端与晶体管M4的漏端连接，偏置电压Vb2与电阻R2的一端连接，电阻R2的另一端与电容C2 —端相连构成低通滤波器，并连接晶体管M3、晶体管M4的栅极，晶体管M3、晶体管M4的源端分别连接输入端input的正、负之路，耦合电容C3和耦合电容C4的一端分别与电阻R5、电阻R6的一端连接，并连接至输出output的正、负端口。图3为正交混频器12的电路原理图，图3中inputp和inputn为来自低噪声放大器11的输入信号端，L0_Ip, L0_In, L0_Qp和L0_Qn为来自于锁相环频率合成器16的四路本地振荡信号输入端，output_Ip，output_In，output_Qp和output_Qn为射频信号和本地振荡信号混频后的中频信号输出端，Vbl、Vb2、Vb3、Vb4为偏置电压输入端，inputp端和inputn端分别与晶体管M5、晶体管M6的栅端连接，晶体管M5、晶体管M6的源端均接地，晶体管M5、晶体管M6漏端分别与晶体管M7、M8的漏端连接，晶体管M7的漏端还与晶体管M9、晶体管Mil、晶体管M13、晶体管M15的源端连接，晶体管M8的漏端还与晶体管M10、晶体管M12、晶体管M14、晶体管M16的源端连接，电源VDD连接晶体管M7和晶体管M8的源端，偏置电压Vbl连接晶体管M7、晶体管M8的栅端，电阻R7、电阻R8、电阻R9和电阻RlO的一端连接在一起并连接至偏置电压Vb2，电阻R7的另一端连接晶体管M9、晶体管MlO的栅端和电容C5的一端，电阻R8的另一端连接晶体管Ml1、晶体管M12的栅端和电容C6的一端，电阻R9的另一端连接晶体管M13、晶体管M14的栅端和电容Cl I的一端，电阻RlO的另一端连接晶体管M15、晶体管M16的栅端以及电容C12的一端，电容C5、电容C6、电容Cll和电容C12的另一端分别与本地振荡信号输入端L0_Ip，L0_In, L0_Qp和L0_Qn连接，晶体管M9、本文档来自技高网...
【技术保护点】
一种ZigBee集成射频接收机芯片，其特征在于：射频芯片上集成有前后相互连接、依次对输入的射频信号进行处理的低噪声放大器、正交混频器、复数带通滤波器、自动增益控制器和模数转换器，正交混频器与锁相环频率合成器相连接，自动增益控制器与增益控制信号产生器相连接，射频芯片上还集成有与电源相连接的电压整形器，电压整形器为射频芯片上的其他组件提供电源电压。
【技术特征摘要】
【专利技术属性】
技术研发人员：李迪，杨银堂，朱樟明，李跃进，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西;61
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。