本发明专利技术提供一种SOI四端口网络及其系统，包括：第一端口、第二端口、第三端口以及第四端口，所述SOI器件进行射频建模时，栅极与所述第一端口连接，漏极与所述第二端口连接，源极与所述第三端口连接，体极与所述第四端口连接。通过SOI四端口网络，可以采用共源、共栅以及共漏电路中任意一种结构进行建模，各个端口根据需要进行电压设置。传统的两端口网络体电极只能接地，本发明专利技术的四端口网络体电极可以通过设置，获得不同体电压下的射频特性及噪声特性，使建模过程更加灵活。
【技术实现步骤摘要】
本专利技术涉及射频器件的建模领域，特别是涉及一种SOI四端口网络及其模型拓扑结构。
技术介绍
随着集成电路技术的发展和越来越广泛的应用，集成电路设计时必须考虑其高可靠性、高性能、低成本的要求，人们对IC CAD软件统计容差分析、优化设计、成品率、成本分析及可靠性预测的功能和精度要求也越来越高。而在IC CAD软件中，MOSFET的器件模型是将IC设计和IC产品功能与性能联系起来的关键纽带。伴随着集成器件尺寸越来越小，集成规模越来越大，集成电路工序越来越复杂，对器件模型的精度要求也越来越高。当今一个精确的MOSFET模型无疑已成为IC CAD设计者首要解决的问题，一直也是国际上研宄的重点和热点。目前业界主流的MOSFET器件模型为BSM模型，所对应的SOI MOSFET器件模型BSMSOI模型。通常，SOI器件射频建模采用两端口网络进行S参数测试，SOI两端口网络采用放大器中常用的共源结构，如图1所示。而对于采用共栅或者共漏结构的电路，该建模方法并不能反映工作状态下的特性。如图2所示为两端口共栅测试结构，在共栅极测试结构中，栅极和体极共同接在零电势上，此时器件工作在截止区，不能反映器件在工作区域时的电学特性。同理，如图3所示为两端口共漏测试结构，漏极和体极共同接在零电势上，此时器件工作在截止区，也不能反映器件在工作区域时的电学特性。因此，本专利技术提出一种SOI四端口网络及其模型拓扑结构，利用四端口网络可以进行SOI MOSFET S参数的测试，根据需要组成共源、共栅、共漏网络，具有更好的灵活性。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种SOI四端口网络及其模型拓扑结构，用于解决现有技术中两端口网络采用共栅、共漏结构电路会出现工作在截止区，不能反映器件工作时的电学特性的问题。为实现上述目的及其他相关目的，本专利技术提供一种SOI四端口网络，所述SOI四端口网络至少包括:第一端口、第二端口、第三端口以及第四端口，所述SOI器件进行射频建模时，栅极与所述第一端口连接，漏极与所述第二端口连接，源极与所述第三端口连接，体极与所述第四端口连接。作为本专利技术SOI四端口网络的一种优化的方案，栅极与所述第一端口的焊垫连接，漏极与所述第二端口的焊垫连接，源极与所述第三端口的焊垫连接，体极与所述第四端口的焊垫连接。作为本专利技术SOI四端口网络的一种优化的方案，所述四端口网络与测试器件之间包括外部寄生模型。作为本专利技术SOI四端口网络的一种优化的方案，所述外部寄生模型包括四个端口分别到测试器件的串联电阻、四个端口分别对地的导纳以及两两端口互相之间的导纳。作为本专利技术SOI四端口网络的一种优化的方案，通过短路结构进行所述串联电阻的去嵌入，通过开路结构进行导纳的去嵌入。本专利技术还提供一种SOI四端口网络的模型拓扑结构，所述模型拓扑结构至少包括:体极的本征电阻、栅极的本征电阻、源极的本征电阻、漏极的本征电阻；栅极与漏极之间的寄生电容，栅极与源极之间的寄生电容，体极与源极之间的寄生电容，体极与漏极之间的寄生电容；栅极通过体接触有源区与源极之间的寄生电容，栅极通过体接触有源区与漏极之间的寄生电容，体极通过体接触有源区与漏极之间的寄生电容，体极通过体接触有源区与源极之间的寄生电容。作为本专利技术SOI四端口网络的模型拓扑结构的一种优化的方案，所述SOI器件模型为 BSMSO1、PSPSOI 或 HiSMSOI。如上所述，本专利技术的SOI四端口网络及其模型拓扑结构，包括:第一端口、第二端口、第三端口以及第四端口，所述SOI器件进行射频建模时，栅极与所述第一端口连接，漏极与所述第二端口连接，源极与所述第三端口连接，体极与所述第四端口连接。通过SOI四端口网络，可以采用共源、共栅以及共漏电路中任意一种结构进行建模，各个端口根据需要进行电压设置。传统的两端口网络体电极只能接地，本专利技术的四端口网络体电极可以通过设置，获得不同体电压下的射频特性及噪声特性。【附图说明】图1为现有技术的两端口共源测试结构示意图。图2为现有技术的两端口共栅测试结构示意图。图3为现有技术的两端口共漏测试结构示意图。图4为本专利技术四端口网络结构示意图。图5为本专利技术四端口网络外部寄生模型。图6为本专利技术SOI晶体管四端口网络拓扑结构示意图。元件标号说明101第一端口102第二端口103第三端口104第四端口201、202、203、204焊垫【具体实施方式】以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的【具体实施方式】加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。请参阅附图。需要说明的是，本实施例中所提供的图示仅以示意方式说明本专利技术的基本构想，遂图式中仅显示与本专利技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。本专利技术提供一种SOI四端口网络，如图1所示，SOI四端口网络至少包括:第一端口 101、第二端口 102、第三端口 103以及第四端口 104，所述SOI器件进行射频建模时，需要将SOI晶体管器件的栅极G、漏极D、源极S以及体极B分别与第一端口 101、第二端口 102、第三端口 103、第四端口 104相连，具体为:栅极G与所述第一端口 101连接，漏极D与所述第二端口 102连接，源极S与所述第三端口 103连接，体极B与所述第四端口 104连接。更为具体地，所述栅极G与所述第一端口 101的焊垫201连接，漏极D与所述第二端口 102的焊垫202连接，源极S与所述第三端口 103的焊垫203连接，体极B与所述第四端口 104的焊垫204连接，并分别通过差分探针与外界信号相连。为了组成共源结构，则将第三端口和第四端口的电压设置为零，即接地，这种接法可以实现现有技术中的两端口共源结构测试，当第三端口和第四端口根据需要接相应电压时，便可以实现四端口的网络测试。若将第一端口和第四端口的电压设置为零，即接地，便可以组成共栅极测试结构，当第一端口和第当前第1页1 2 本文档来自技高网...
【技术保护点】
一种SOI四端口网络，其特征在于，所述SOI四端口网络至少包括：第一端口、第二端口、第三端口以及第四端口，所述SOI器件进行射频建模时，栅极与所述第一端口连接，漏极与所述第二端口连接，源极与所述第三端口连接，体极与所述第四端口连接。
【技术特征摘要】
【专利技术属性】
技术研发人员：陈静，吕凯，罗杰馨，柴展，何伟伟，黄建强，王曦，
申请(专利权)人：中国科学院上海微系统与信息技术研究所，
类型：发明
国别省市：上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。