具有改进的转变速度的总线驱动器电路制造技术

本发明专利技术涉及具有改进的转变速度的总线驱动器电路，该总线驱动器电路可以包括第一电路节点和第二电路节点，其中第一电路节点可操作地耦合到总线线路，引起第一电路节点和第二电路节点之间的总线电容。开关电路被耦合到第一电路节点并且被配置为将输出电压施加在第一电路节点和第二电路节点之间。因此，当控制信号指示显性状态时，总线电容被充电。放电电路包括至少一个电阻器。放电电路耦合在第一电路节点和第二电路节点之间并且被配置为当控制信号指示隐性状态时允许总线电容经由电阻器放电。开关电路还被配置为提供暂时电流路径，用于在从显性状态到隐性状态的转变时段期间对总线电容放电。

【技术实现步骤摘要】

本说明书涉及数据总线领域，具体涉及用于将数据总线的一个或者多个总线线路驱动到特定状态的总线节点以及总线驱动器电路。
技术介绍
数据总线被广泛用于允许两个以上经常被称为总线节点的电子器件之间的数字通信。术语“总线”通常表示包含总线硬件规范以及总线节点通信所根据的通信协议的通信系统。为了允许多种类用户使用特定总线，经常将数据总线标准化，其中不同的总线标准在不同的工业领域中占优势。例如，在汽车工业中，一般使用CAN(控制器局域网络)、LIN(本地交换网络)、以及FlexRay。在消费电子领域，广泛使用USB(通用串行总线)。总线节点(即连接到总线的电子器件)通常包括总线接口，该总线接口可以是根据适当总线标准完成来自或者到达总线的数据的实际发送和接收的电子电路。总线驱动器电路用于在物理层级(例如著名的OSI模型的第一层)上实施数据发送。例如，驱动器电路必须在物理连接处向一个或者多个总线线路提供经定义的状态。例如，总线驱动器生成经定义的第一电压电平(例如0V)以向总线传递二进制“O”以及经定义的第二电压电平(例如12V)以向总线传递二进制“I”。总线驱动器通常被设计为提供至少一个“高阻”状态以避免当不同总线节点在其总线接口处生成冲突的电压电平时的问题。有时使用三态总线驱动器。然而，普通的标准化数据总线仅使用两个状态(以表示二进制“O”和“1”)，其中在一个状态(例如二进制“I”)下电压电平(例如12V)经由电阻器施加到一个或者多个总线线路。该状态通常被称为“隐性”或者“空闲”。另一状态(例如二进制“O”)被称为“显性”或者“活动”;在该状态下，电压电平(例如0V)经由低电阻电流路径(例如闭合的半导体开关)施加到总线线路。假如一个总线节点通过将总线线路上的电压电平强制到OV以生成“显性”(“活动”)状态，则生成“隐性”(“空闲”)状态的所有其它总线节点都被无视。它们的输出被所述电阻器保护。在所有总线系统中，总线节点(即其总线驱动器电路)必须提供空闲/隐性状态以及活动/显性状态以允许无冲突通信。例如，在LIN或者CAN系统中，隐性状态表示二进制“1”，其中显性状态表示二进制“O”。在FlexRay或者USB系统中，隐性状态通常被称为“空闲”并且表示没有通信的时段。虽然此空闲状态与数据比特不相关联(在“O”和“I”两者都是活动状态的FlexRay和USB系统中)，但是在相应的标准中，到空闲状态的转变是特定的。例如，转变必须遵守标准中特别规定的时序需求。总线驱动器电路通常包括一个或者多个半导体开关，该半导体开关被配置为(经由电阻器或者直接)与具有电源电势或者接地电势的一个或者多个总线接线连接或者断开。然而，一个或者多个总线线路也可以具有不可忽略的电阻以及尤其具有不可忽略的电容，这对活动状态和空闲状态之间的开关时间有影响。因此开关时间不但取决于驱动器电路的特性而且取决于连接的一个或者多个总线线路的属性。当期望高数据速率时，到空闲状态的缓慢转变是个问题。因此，需要改进的总线驱动器和总线节点。
技术实现思路
本文公开了一种总线驱动器电路。根据本专利技术的一个方面，驱动器电路包括第一电路节点和第二电路节点，其中第一电路节点可操作地耦合到总线线路，引起第一电路节点和第二电路节点之间的总线电容。开关电路被耦合到第一电路节点并且被配置为在第一电路节点和第二电路节点之间施加输出电压。因此，当控制信号指示显性状态时，总线电容被充电。放电电路包括至少一个电阻器。放电电路被耦合在第一电路节点和第二电路节点之间并且被配置为当控制信号指示隐性状态时，允许总线电容经由电阻器放电。开关电路进一步被配置为，除了提供放电电路之外，在从显性状态到隐性状态的转变时段期间提供用于对总线电容放电的暂时电流路径。【附图说明】参照以下附图和描述可以更好地理解本专利技术。图中的部件不必须按比例示出，而是将重点放在说明本专利技术的原理上。此外，在图中，相似参考标号指定对应部分。在附图中:图1A是用于LIN总线系统的示例性简化总线驱动器电路；图1B是用于CAN总线系统的示例性简化总线驱动器电路；图1C是用于FlexRay总线系统的示例性简化总线驱动器电路；图2A包括示出在LIN总线上从显性状态到隐性状态以及从隐性状态到显性状态的转变的时序图；图2B包括示出在CAN总线上从显性状态到隐性状态以及从隐性状态到显性状态的转变的时序图；图2C包括示出在FlexRay总线上不同活动状态之间并且从显性状态到隐性状态的转变的时序图；图3A是示出根据第一实施例的LIN总线驱动器的电路图；图3B包括示出图3A中电路的操作的时序图；图4A是示出根据第一实施例的CAN总线驱动器的电路图；图4B包括示出图4A中电路的操作的时序图；图5是根据另一实施例的FlexRay总线驱动器的电路图；图6包括示出图5中的电路的功能的时序图；图7是根据又一实施例的CAN总线驱动器的电路图；图8包括示出图7中的电路的功能的时序图。【具体实施方式】图1示出了耦合到对应总线线路的总线驱动器电路的不同示例。图1A是LIN总线驱动器，图1B是CAN总线驱动器，而图1C是FlexRay总线驱动器。图1A中的LIN总线驱动器基本上包括晶体管T1以及电阻器Rtj(输出电阻器)。晶体管!\的负载电流路径(例如MOSFET情形下的漏-源路径)和电阻器Rq串联耦合。晶体管T1的负载电流路径连接在电路节点GND和连接到总线线路的输出电路节点LIN之间，其中GND是参考电势(例如接地电势)。电阻器Rq作为上拉电阻操作并且连接在输出电路节点LIN和电源节点SUP之间，其中在电源节点处施加电源电压VDD。二极管(未示出)或者其它电路装置可以串联连接到输出电路节点LIN和电源节点SUP之间的电阻器。总线线路具有由图1A中所示的电容器Cbus表示的(寄生)电容。使用栅极驱动器电路X1驱动控制电极(例如MOSFET情形下的栅电极)，以便根据二进制控制信号开启和关断晶体管，其中栅极驱动器电路被配置为将二进制(开/关)控制信号转换为适当的栅极信号。如图1A所示，存在于总线线路上的电压电平Vbus(相对于参考电势)或者近似为OV(即当忽略开启的晶体管T1两端的电压降时的参考电势)或者等于电源电压Vdd(例如12V)。当开启时，晶体管T1通过在输出电路节点LIN和参考电势(接地节点GND)之间提供低电阻电流路径，将总线电压Vbus有效地拉到接地电势(0V)。因此，约为OV的总线电压Vbus是与“O”比特关联的显性状态。目前的LIN标准要求低于电源电压的20%的总线电压电平来传信“O”比特并且要求高于电源电压Vdd的80%的总线电压来传信“I”比特。当晶体管T1关断时，总线电压Vbus被电阻器Rtj拉高到电源电压VDD。此状态(其中总线驱动器具有高输出阻抗)是隐性状态。总线驱动器的输出水平可以被其它总线节点无视。图2A包括用于二进制控制信号Stx以及所得到的总线电压Vbus的时序图。在时间点h处，控制信号从高电平(二进制“I”)改变到低电平(二进制“O”)。栅极驱动器生成栅极信号以开启晶体管T1并且，因此，总线驱动器Vbus迅速下降到近似OV (参考电势)。总线电压的下降时间基本上由晶体管T1的开关时间确定。在时间点^处，控制信号恢复到高电平并本文档来自技高网...

【技术保护点】
一种总线驱动器电路，包括：第一电路节点和第二电路节点，所述第一电路节点可操作地耦合到总线线路，引起所述第一电路节点和所述第二电路节点之间的总线电容；开关电路，耦合到所述第一电路节点并且被配置为将输出电压施加在所述第一电路节点和所述第二电路节点之间，从而当控制信号指示显性状态时对所述总线电容充电；放电电路，包括至少一个电阻器，所述放电电路被耦合在所述第一电路节点和所述第二电路节点之间并且被配置为当所述控制信号指示隐性状态时允许所述总线电容经由所述电阻器放电，其中所述开关电路进一步被配置为，除提供所述放电电路外，还提供用于在从显性状态到隐性状态的转变时段期间对所述总线电容放电的暂时电流路径。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：D·梅茨纳，P·威德林，D·阿斯特罗姆，
申请(专利权)人：英飞凌科技股份有限公司，
类型：发明
国别省市：德国;DE