QFN封装-高速IC协同设计信号完整性分析方法技术

本申请公开了一种QFN封装-高速IC协同设计信号完整性分析方法。结合了QFN封装以及在片内设计了针对高速IC信号完整性测试电路，可以分析高速信号的信号完整性。该方法通用性强，面积小，可以分析高速信号，提高信号完整性分析的准确度。其包括降频电路和端接电路。其特征在于芯片内集成信号完整性测试电路集成度高，面积小，可测试高速IC信号。

【技术实现步骤摘要】

 本申请涉及一种QFN封装-高速IC协同设计信号完整性分析方法。尤其是芯片内集成信号完整性测试电路。
技术介绍
QFN是一种无引脚封装，呈正方形或矩形，封装底部中央位置有一个大面积裸露焊盘用来导热，围绕大焊盘的封装外围四周有实现电气连结的导电焊盘。由于QFN封装内部引脚与焊盘之间的导电路径短，自感系数以及封装体内布线电阻很低，所以它能提供卓越的电性能。它还通过外露的引线框架焊盘提供了出色的散热性能，该焊盘具有直接散热通道，用于释放封装内的热量。通常将散热焊盘直接焊接在电路板上，并且PCB中的散热过孔有助于将多余的功耗扩散到铜接地板中，从而吸收多余的热量。线路的拐角、过孔、T 型结构、接插件、封装、线宽的突变等都会引起振铃之类的问题，这是产生了反射。总结分析，这些线路结构有一个共同点：线路结构引起了阻抗变化。信号沿传输线传播时，其路径上的每一段都有相应的瞬态阻抗。可以设想，只要瞬态阻抗发生了改变，部分信号都将沿着与原传播方向相反的方向回传，而令一部分将继续传播，但幅度有所改变。将瞬态阻抗发生改变的地方称为阻抗突变。是阻抗突变引起了反射。随着电子技术发展和集成电路技术的不断进步，数字系统的时钟速率越来越高，信号边缘速率越来越快，PCB 系统已不再像以往设计中仅仅只是支撑电子元器件的平台，而变成了一个高性能的系统结构。信号频率高于 100MHZ 的电子系统设计极为普遍，从电气性能的角度看，在当今的高速世界里，器件封装、PCB的线迹互连和板层特性对于信号不再是畅通和透明的了。
技术实现思路
针对上述问题，提出一种QFN封装-高速IC协同设计信号完整性分析方法。其特征在于芯片内集成信号完整性测试电路集成度高，面积小，可测试高速IC信号。这种QFN封装-高速IC协同设计信号完整性分析方法，其技术方案为：基于QFN封装，设计芯片内集成信号完整性测试电路，包括spice和matlab模型，在流片前进行交互信号完整性分析，其特征在于：芯片内集成信号完整性测试电路集成度高，面积小，可测试高速IC信号。采用本方法后，可牺牲小的芯片面积，降低芯片信号完整性分析难度，降低对设备的要求，缩短高速IC设计周期，提高IC良率。附图说明图1为本QFN封装-高速IC协同设计信号完整性分析方法的芯片内集成信号完整性测试电路；图2为QFN封装-高速IC协同设计信号完整性分析方法。具体实施方式见图1，其包括降频电路1，端接电路2。。降频电路1将高速串行信号转为并行低速信号，端接电路2防止与QFN焊盘之间产生反射。见图2，其包括塑料体1的底面中部为方形导热焊盘2，方形导热焊盘2的外围布有方形导电焊盘3。被测芯片核4，输出信号后有片内集成信号完整性分析电路5。显然，本领域的技术人员可以对本专利技术进行各种改动和变型而不脱离本专利技术的精神和范围。这样，倘若本专利技术的这些修改和变型属于本专利技术权利要求及其等同技术的范围之内，则本专利技术也意图包含这些改动和变型在内。本文档来自技高网...

【技术保护点】
一种QFN封装‑高速IC协同设计信号完整性分析方法，其包括基于QFN封装‑高速IC协同设计信号完整性分析方法，芯片内集成信号完整性测试电路；其特征在于芯片内集成信号完整性测试电路；被测芯片核的输出信号直接进入芯片内集成信号完整性测试电路，作为第一级DFF（D触发器）的时钟；芯片内集成信号完整性测试电路输出信号直接连到QFN导电焊盘。

【技术特征摘要】
1.一种QFN封装-高速IC协同设计信号完整性分析方法，其包括基于QFN封装-高速IC协同设计信号完整性分析方法，芯片内集成信号完整性测试电路；其特征在于芯片内集成信号完整性测试电路；被测芯片核的输出信号直接进入芯片内集成信号完整性测试电路，作为第一级DFF（D触发器）的时钟；芯片内集成信号完整性...

【专利技术属性】
技术研发人员：郑若彤，程玉华，
申请(专利权)人：上海北京大学微电子研究院，
类型：发明
国别省市：上海;31