一种真随机数后处理装置及方法制造方法及图纸

本发明专利技术公开了一种真随机数后处理装置及方法，其中，该装置包括：真随机数发生模块、伪随机数发生模块、伪随机数初值存储模块和异或模块；所述真随机数发生模块产生真随机数并向所述异或模块发送所述真随机数，所述伪随机数发生模块产生伪随机数并向所述异或模块发送所述伪随机数，所述异或模块在接收到所述真随机数和所述伪随机数后，对所述真随机数和所述伪随机数进行异或处理，并输出异或处理的结果，所述伪随机数初值存储模块将存储的伪随机数初始值发送给所述伪随机数发生模块。通过本发明专利技术提供的真随机数后处理装置，避免因伪随机数初始化而存在系统延迟，可以提高处理速度。

【技术实现步骤摘要】
一种真随机数后处理装置及方法
本专利技术涉及安全
，具体地，涉及一种真随机数后处理装置及方法。
技术介绍
真随机数发生器在安全类应用中占有重要的地位，真随机数的随机性决定了整个应用的安全性。在现有的技术中，真随机数发生器一般由两部分组成：模拟器件生成初始化序列；数字器件使用初始化序列作为种子对伪随机序列发生器进行初始化，之后输出随机序列。模拟器件用来保证随机数的不可预测性，它生成的随机数具有周期长、不相关等特点；数字器件用来保证随机数的随机性，它生成的随机数具有随机性稳定、分布均匀等特性。通过对以上现有技术的研究和实际电路应用环境的考虑，专利技术人发现现有技术存在以下缺点：（1）、当模拟器件收到外部的强干扰或者恶意攻击时会输出可预测的序列，对该序列进行后期处理后并不能消除这种可预测性，从而给系统带来风险。（2）、由于伪随机序列发生器需要使用模拟器件的输出进行初始化，这样会带来系统延时，影响处理速度。
技术实现思路
本专利技术是为了克服现有技术中真随机数发生器因伪随机数初始化会带来系统延时的问题，根据本专利技术的一个方面，提出一种真随机数后处理装置。一种真随机数后处理装置，包括：真随机数发生模块、伪随机数发生模块、伪随机数初值存储模块和异或模块；真随机数发生模块产生真随机数并向异或模块发送真随机数，伪随机数发生模块产生伪随机数并向异或模块发送伪随机数，异或模块在接收到真随机数和伪随机数后，对真随机数和伪随机数进行异或处理，并输出异或处理的结果，伪随机数初值存储模块将存储的伪随机数初始值发送给伪随机数发生模块。优选的，一种真随机数后处理装置还包括：真随机数检测模块；真随机数检测模块接收真随机数发生模块发送的真随机数并检测真随机数的随机性，在真随机数的随机性不满足要求时，真随机数检测模块输出报警信号。优选的，报警信号还用于指示伪随机数初值存储模块重置伪随机数初始值。优选的，伪随机数发生模块包括：反馈移位寄存器；反馈移位寄存器接收真随机数发生模块发送的真随机数，即反馈移位寄存器的输入与真随机数相关。优选的，反馈移位寄存器为部分位反馈的线性反馈移位寄存器。优选的，真随机数发生模块与伪随机数发生模块并行运行。本专利技术是为了克服现有技术中真随机数发生器因伪随机数初始化会带来系统延时的问题，根据本专利技术的一个方面，提出一种真随机数后处理方法。一种真随机数后处理方法，包括：真随机数发生模块产生真随机数并向异或模块发送真随机数；伪随机数发生模块产生伪随机数并向异或模块发送伪随机数，伪随机数的初始值由独立的伪随机数初值存储模块提供；异或模块在接收到真随机数和伪随机数后，对真随机数和伪随机数进行异或处理；将异或处理的结果作为处理后的真随机数并输出。优选的，在真随机数发生模块产生真随机数之后，还包括：获取真随机数并检测真随机数的随机性；在真随机数的随机性不满足要求时，输出报警信号。优选的，报警信号还用于指示伪随机数初值存储模块重置伪随机数初始值。优选的，真随机数发生模块产生真随机数并向异或模块发送真随机数，还包括：真随机数发生模块向伪随机数发生模块发送真随机数；伪随机数发生模块产生伪随机数，包括：伪随机数发生模块根据真随机数产生伪随机数。优选的，真随机数发生模块与伪随机数发生模块并行运行。本专利技术实施例提供的一种真随机数后处理装置及方法，通过异或模块对真随机数发生模块输出的真随机数和伪随机数发生模块输出的伪随机数进行异或运算，即使真随机数受损时，也可以保证异或模块输出随机数的随机性。同时，伪随机数初值存储模块向伪随机数发生模块提供伪随机数序列的初始值，这样伪随机数发生模块不需要在接收到真随机数发生模块输出的真随机数之后再进行初始化，不存在系统延迟，从而提高了处理速度。真随机数发生模块、伪随机数发生模块以及真随机数检测模块等均有多种实现方法，可以根据实际应用场景选定具体的器件，灵活性高。本专利技术的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本专利技术而了解。本专利技术的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。下面通过附图和实施例，对本专利技术的技术方案做进一步的详细描述。附图说明附图用来提供对本专利技术的进一步理解，并且构成说明书的一部分，与本专利技术的实施例一起用于解释本专利技术，并不构成对本专利技术的限制。在附图中：图1为本专利技术实施例中真随机数后处理装置的第一结构示意图；图2为本专利技术实施例中真随机数后处理装置的第二结构示意图；图3为本专利技术实施例中伪随机数发生模块的结构示意图；图4为实施例一中真随机数后处理装置的结构示意图；图5为本专利技术实施例中真随机数后处理方法的流程图。结合附图在其上标记以下附图标记：11-真随机数发生模块，12-伪随机数发生模块，13-伪随机数初值存储模块，14异或模块，15-真随机数检测模块，121-反馈移位寄存器。具体实施方式下面结合附图，对本专利技术的具体实施方式进行详细描述，但应当理解本专利技术的保护范围并不受具体实施方式的限制。根据本专利技术实施例，提供了一种真随机数后处理装置，图1为真随机数后处理装置的结构示意图。真随机数后处理装置包括真随机数发生模块11、伪随机数发生模块12、伪随机数初值存储模块13和异或模块14；其中，真随机数发生模块11用于产生并向异或模块14输出真随机数，伪随机数发生模块12用于产生并向异或模块14输出伪随机数，伪随机数初值存储模块13存储着伪随机数的初始值并将该初始值发送给伪随机数发生模块12，异或模块14用于在接收到真随机数和伪随机数后，对真随机数和伪随机数进行异或处理，并输出异或处理的结果OUT，异或模块14输出的异或处理的结果OUT即为处理后的真随机数。上述真随机数和伪随机数都是二进制数，真随机数发生模块11和伪随机数发生模块12并行运行，同时分别周期性地、同步地向异或模块14发送二进制的随机数，上述二进制随机数分别可以组成二进制数序列；异或模块14将获取到的真随机数序列和伪随机数序列进行按位异或处理。例如异或模块14接收到的真随机数的二进制数序列为：1001101011，相应的，异或模块14接收到的伪随机数的二进制数序列为：0101000110，则异或模块14进行按位异或处理后的结果参见表1所示：表1具体的，真随机数发生模块11获取电路的热噪声、接触噪声或放射性衰变等随机物理信号，然后通过特定的模数转换器将获取的随机物理信号转换为二进制的数字信号，在理想状态下，数字信号中0和1的分布均匀，即0或1出现的概率都为50%，该数字信号具有随机性，可以作为真随机数发生模块11输出的真随机数。当真随机数发生模块11没有受到外界干扰时，其处于正常工作状态，真随机数发生模块11输出的为真随机数，由于异或运算不会影响真随机数的随机性，所以将该真随机数与伪随机数发生模块12输出的伪随机数进行异或运算后，所得到的结果仍然为真随机数。当真随机数发生模块11处于异常工作状态时，比如真随机数发生模块11受到了外部干扰或恶意攻击，真随机数发生模块11获取的随机物理信号会受到影响。相应的，真随机数发生模块11会输出受损的真随机数序列，甚至是可预测的随机数序列，此时的真随机数的随机性不符合要求。例如，此时真随机数发生模块11输出的二进制数序列中0和1本文档来自技高网...

【技术保护点】
一种真随机数后处理装置，其特征在于，包括：真随机数发生模块、伪随机数发生模块、伪随机数初值存储模块和异或模块；所述真随机数发生模块产生真随机数并向所述异或模块发送所述真随机数，所述伪随机数发生模块产生伪随机数并向所述异或模块发送所述伪随机数，所述异或模块在接收到所述真随机数和所述伪随机数后，对所述真随机数和所述伪随机数进行异或处理，并输出异或处理的结果，所述伪随机数初值存储模块将存储的伪随机数初始值发送给所述伪随机数发生模块。

【技术特征摘要】
1.一种真随机数后处理装置，其特征在于，包括：真随机数发生模块、伪随机数发生模块、伪随机数初值存储模块和异或模块；所述真随机数发生模块产生真随机数并向所述异或模块发送所述真随机数，所述伪随机数发生模块产生伪随机数并向所述异或模块发送所述伪随机数，所述异或模块在接收到所述真随机数和所述伪随机数后，对所述真随机数和所述伪随机数进行异或处理，并输出异或处理的结果，所述伪随机数初值存储模块将存储的伪随机数初始值发送给所述伪随机数发生模块；其中，所述伪随机数发生模块包括：反馈移位寄存器；所述反馈移位寄存器接收真随机数发生模块发送的真随机数，即所述反馈移位寄存器的输入与所述真随机数相关。2.根据权利要求1所述的真随机数后处理装置，其特征在于，所述装置还包括：真随机数检测模块；所述真随机数检测模块接收所述真随机数发生模块发送的真随机数并检测所述真随机数的随机性，在所述真随机数的随机性不满足要求时，所述真随机数检测模块输出报警信号。3.根据权利要求2所述的真随机数后处理装置，其特征在于，所述报警信号还用于指示所述伪随机数初值存储模块重置伪随机数初始值。4.根据权利要求1所述的真随机数后处理装置，其特征在于，所述反馈移位寄存器为部分位反馈的线性反馈移位寄存器。5.根据权利要求1-3任一所述的...

【专利技术属性】
技术研发人员：刘国华，苏伟，万勇，周芝梅，唐晓柯，
申请(专利权)人：国家电网公司，北京南瑞智芯微电子科技有限公司，
类型：发明
国别省市：北京;11