本发明专利技术提供一种基于数字电路的真随机数的产生方法，解决现有技术电路结构复杂，成本高或适应性不强的技术问题。本发明专利技术包括亚稳态信号产生电路、延时组合电路和随机数输出电路；输入时钟连接亚稳态信号产生电路的输入端，亚稳态信号产生电路的输出端连接延时组合电路的输入端，延时组合电路的输出端连接随机数输出电路的输入端，随机数输出电路输出反馈信号给延时组合电路。本发明专利技术完全采用数字电路实现，电路结构简单；除过所需的电源和时钟外，不需要其它外部电路，成本低廉；能够根据需要，通过简单复制电路或增加串并转换电路，将电路进行扩展，从而产生任意位宽的随机数；通过改变M和N的值，可以改变产生随机数的随机性。
【技术实现步骤摘要】
本专利技术涉及一种真随机数的产生电路，特别是一种基于数字电路的真随机数的产生电路。
技术介绍
在电子电路、通信和信息安全领域，真随机数应用日益广泛，由于电路的上电状态和数字电路的亚稳态具备真正的随机性，所以可以利用硬件方法产生真随机数。目前，已经有一些专利提出了真随机数产生的硬件方法，例如专利号为02156222.9,200410053926.3、201110103750.8,200610117119.2、200510028911.6,03819634.4、200510061136.4、201210472888.x,200910060751.1,201010582707.x,201110031771.3,201110271207.9、201310041627.7,201310105323.2,201010108937.2,201010253543.6,201010559971.1、201210512891.x的专利技术专利和专利号为200820166534.1的技术。上述专利所提出的方法均能有效产生真随机数，但还存在一些不足，有的由于使用数模混合电路或多个振荡器或采用复杂处理电路来增强随机性，从而造成电路结构复杂；有的仅仅利用不同源时钟间频率、相位的随机性，需要使用多个时钟源，使得成本上升；还有的虽然电路结构较为简单，但电路和产生的随机数的随机性均无法根据需要进行调整。
技术实现思路
本专利技术提供一种基于数字电路的真随机数的产生电路，解决现有技术电路结构复杂，成本高或适应性不强的技术问题。本专利技术的技术解决方案是:一种基于数字电路的真随机数的产生电路，其特殊之处在于:包括亚稳态信号产生电路、延时组合电路和随机数输出电路，亚稳态信号产生电路、延时组合电路和随机数输出电路的时钟信号由输入时钟提供，亚稳态信号产生电路的输出端连接延时组合电路的输入端,延时组合电路的输出端连接随机数输出电路的输入端，随机数输出电路输出反馈信号给延时组合电路。上述亚稳态信号产生电路包括M级门控时钟电路和I个第一组合电路，3 ；M级门控时钟电路的输出端均连接第一组合电路的输入端；第一组合电路将M级门控时钟电路的输出通过组合逻辑运算后，输出最终的亚稳态信号。上述述延时组合电路包括N个延时电路、I个反馈电路和I个第二组合电路，N ^ 3, N个延时电路依次串联在亚稳态信号产生电路的输出端，每个延时电路的输出端均连接至第二组合电路的输入端，反馈电路的输入端与随机数输出电路的输出端连接，反馈电路的输出端连接到第二组合电路的输入端，第二组合电路的输出为延时组合电路的输出端。上述述反馈电路包括第一寄存器、第二寄存器和一个K位的移位寄存器，K彡3 ;第一寄存器的输入端接反馈信号，第一寄存器输出端分为两路信号，一路信号做为移位寄存器的输入，另一路信号做为第二组合电路的一个输入；移位寄存器的输出接第二寄存器的输入,第二寄存器的输出做为第二组合电路的一个输入，第一寄存器、第二寄存器和移位寄存器的时钟信号由输入时钟提供。上述述随机数输出电路包括依次串联在延时组合电路的输出端的采样电路和同步电路，同步电路的输出端输出真随机数。上述采样电路包括第三寄存器，第三寄存器的输入端D端接第二组合电路的输出端，第三寄存器的输出端Q端接同步电路的输入端，第三寄存器的时钟端接输入时钟，采样电路的时钟信号由输入时钟提供。本专利技术的优点是:a)完全采用数字电路实现，电路结构简单；b)除过所需的电源和时钟外，不需要其它外部电路，成本低廉；c)能够根据需要，通过简单复制电路或增加串并转换电路，将电路进行扩展，从而产生任意位宽的随机数；d)通过改变M和N的值，可以改变产生随机数的随机性，使用灵活方便；e)支持FPGA等集成电路的使用，更加易于实现。【附图说明】图1是本专利技术的技术方案示意图；图2是M=5时亚稳态信号产生电路具体实施例示意图；图3是N=3时延时组合电路具体实施例示意图；图4是N=3时延时组合电路中的5输入LUT的实际电路图；图5是随机数输出电路具体实施例示意图。【具体实施方式】本专利技术在充分利用器件及线路延时的基础上，仅需使用单独的时钟源，即可使数字电路产生亚稳态，从而产生真随机数。本专利技术在实现相同功能的情况下，具有电路结构简单，成本低，调整灵活，易于实现的特点。下面结合附图对本专利技术做进一步的详细说明。如图1，一种基于数字电路的真随机数的产生电路，包括亚稳态信号产生电路、延时组合电路和随机数输出电路；输入时钟连接亚稳态信号产生电路的输入端，亚稳态信号产生电路的输出端连接延时组合电路的输入端，延时组合电路的输出端连接随机数输出电路的输入端，随机数输出电路输出反馈信号给延时组合电路。a)亚稳态信号产生电路，如图2。亚稳态信号产生电路由5个门控时钟电路(M=5)和I个第一组合电路组成，亚稳态信号产生电路通过破坏信号相对于输入时钟信号的建立时间特性，产生亚稳态信号；5个门控时钟电路的输入均为输入时钟,5个门控时钟电路的输出端均连接第一组合电路的输入端，第一组合电路将5个门控时钟电路的输出通过组合逻辑运算后，输出最终的亚稳态信号，采用何种组合逻辑可以自由选择。b)延时组合电路，如图4图所示。延时组合电路由3个延时电路(N=3)、l个反馈电路和I个第二组合电路组成，延时组合电路将亚稳态信号产生电路输出的信号经过不同的延时后，与反馈电路的输出端进行运算，进一步增强亚稳态信号的随机性，延时电路的输入为亚稳态信号产生电路的输出信号，每一级延时电路均将其输出端连接到下一级延时电路和第二组合电路的输入端，反馈电路的输入为随机数输出电路的输出端，反馈电路的输出端连接到第二组合电路的输入端，第二组合电路的输出为延时组合电路的输出端。反馈电路包括第一寄存器、第二寄存器和一个K位的移位寄存器，K彡3 ;第一寄存器的输入端接反馈信号，第一寄存器输出端分为两路信号，一路信号做为移位寄存器的输入，另一路信号做为第二组合电路的一个输入；移位寄存器的输出接第二寄存器的输入，第二寄存器的输出做为第二组合电路的一个输入，第一寄存器、第二寄存器和移位寄存器的时钟信号由输入时钟提供。c)随机数输出电路，如图5。随机数输出电路包括采样电路和同步电路，采样电路采用第三寄存器实现，同步电路采用两级寄存器实现。第三寄存器的输入端D端接第二组合电路的输出端，第三寄存器的输出端Q端接同步电路的输入端，第三寄存器的时钟端接输入时钟，米样电路的时钟信号由输入时钟提供。随机数输出电路对延时组合电路的输出端采样并同步后，将随机数输出，采样电路的输入为延时组合电路的输出端，采样电路的输出连接到同步电路的输入端，同步电路的输出为随机数输出电路的输出端，即本专利技术产生的随机数。另外，本专利技术可以根据需要，通过改变M和N的值对随机性进行调整，还可以通过简单复制电路或增加串并转换电路狂战产生任意位宽的随机数。【主权项】1.一种基于数字电路的真随机数的产生电路，其特征在于:包括亚稳态信号产生电路、延时组合电路和随机数输出电路，亚稳态信号产生电路、延时组合电路和随机数输出电路的时钟信号由输入时钟提供，亚稳态信号产生电路的输出端连接延时组合电路的输入端，延时组合电路的输出端连接随机数输出电路的输入端，随机数输出电路输出反馈信号给延时组合电路。本文档来自技高网...
【技术保护点】
一种基于数字电路的真随机数的产生电路，其特征在于：包括亚稳态信号产生电路、延时组合电路和随机数输出电路，亚稳态信号产生电路、延时组合电路和随机数输出电路的时钟信号由输入时钟提供，亚稳态信号产生电路的输出端连接延时组合电路的输入端，延时组合电路的输出端连接随机数输出电路的输入端，随机数输出电路输出反馈信号给延时组合电路。
【技术特征摘要】
【专利技术属性】
技术研发人员：蒲恺，李大鹏，李玉发，田园，
申请(专利权)人：中国航空工业集团公司第六三一研究所，
类型：发明
国别省市：陕西;61
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。